TSTP Solution File: RNG122+4 by ePrincess---1.0
View Problem
- Process Solution
%------------------------------------------------------------------------------
% File : ePrincess---1.0
% Problem : RNG122+4 : TPTP v8.1.0. Released v4.0.0.
% Transfm : none
% Format : tptp:raw
% Command : ePrincess-casc -timeout=%d %s
% Computer : n021.cluster.edu
% Model : x86_64 x86_64
% CPU : Intel(R) Xeon(R) CPU E5-2620 v4 2.10GHz
% Memory : 8042.1875MB
% OS : Linux 3.10.0-693.el7.x86_64
% CPULimit : 300s
% WCLimit : 600s
% DateTime : Mon Jul 18 20:25:26 EDT 2022
% Result : Theorem 44.28s 15.23s
% Output : Proof 102.44s
% Verified :
% SZS Type : -
% Comments :
%------------------------------------------------------------------------------
%----WARNING: Could not form TPTP format derivation
%------------------------------------------------------------------------------
%----ORIGINAL SYSTEM OUTPUT
% 0.07/0.12 % Problem : RNG122+4 : TPTP v8.1.0. Released v4.0.0.
% 0.07/0.13 % Command : ePrincess-casc -timeout=%d %s
% 0.12/0.34 % Computer : n021.cluster.edu
% 0.12/0.34 % Model : x86_64 x86_64
% 0.12/0.34 % CPU : Intel(R) Xeon(R) CPU E5-2620 v4 @ 2.10GHz
% 0.12/0.34 % Memory : 8042.1875MB
% 0.12/0.34 % OS : Linux 3.10.0-693.el7.x86_64
% 0.12/0.34 % CPULimit : 300
% 0.12/0.34 % WCLimit : 600
% 0.12/0.34 % DateTime : Mon May 30 14:41:29 EDT 2022
% 0.12/0.34 % CPUTime :
% 0.61/0.65 ____ _
% 0.61/0.65 ___ / __ \_____(_)___ ________ __________
% 0.61/0.65 / _ \/ /_/ / ___/ / __ \/ ___/ _ \/ ___/ ___/
% 0.61/0.65 / __/ ____/ / / / / / / /__/ __(__ |__ )
% 0.61/0.65 \___/_/ /_/ /_/_/ /_/\___/\___/____/____/
% 0.61/0.65
% 0.61/0.65 A Theorem Prover for First-Order Logic
% 0.61/0.65 (ePrincess v.1.0)
% 0.61/0.65
% 0.61/0.65 (c) Philipp Rümmer, 2009-2015
% 0.61/0.65 (c) Peter Backeman, 2014-2015
% 0.61/0.65 (contributions by Angelo Brillout, Peter Baumgartner)
% 0.61/0.65 Free software under GNU Lesser General Public License (LGPL).
% 0.61/0.65 Bug reports to peter@backeman.se
% 0.61/0.65
% 0.61/0.65 For more information, visit http://user.uu.se/~petba168/breu/
% 0.61/0.65
% 0.61/0.65 Loading /export/starexec/sandbox/benchmark/theBenchmark.p ...
% 0.80/0.70 Prover 0: Options: -triggersInConjecture -genTotalityAxioms -tightFunctionScopes -clausifier=simple -reverseFunctionalityPropagation +boolFunsAsPreds -triggerStrategy=allMaximal -resolutionMethod=nonUnifying +ignoreQuantifiers -generateTriggers=all
% 2.09/1.10 Prover 0: Preprocessing ...
% 3.97/1.64 Prover 0: Constructing countermodel ...
% 29.41/11.71 Prover 0: stopped
% 29.41/11.71 Prover 1: Options: +triggersInConjecture -genTotalityAxioms -tightFunctionScopes -clausifier=simple +reverseFunctionalityPropagation -boolFunsAsPreds -triggerStrategy=maximal -resolutionMethod=normal +ignoreQuantifiers -generateTriggers=all
% 29.87/11.81 Prover 1: Preprocessing ...
% 30.71/11.99 Prover 1: Constructing countermodel ...
% 38.90/13.94 Prover 2: Options: +triggersInConjecture +genTotalityAxioms +tightFunctionScopes -clausifier=simple -reverseFunctionalityPropagation -boolFunsAsPreds -triggerStrategy=allUni -resolutionMethod=nonUnifying +ignoreQuantifiers -generateTriggers=all
% 39.32/14.04 Prover 2: Preprocessing ...
% 40.64/14.38 Prover 2: Warning: ignoring some quantifiers
% 41.00/14.40 Prover 2: Constructing countermodel ...
% 44.28/15.23 Prover 2: proved (1283ms)
% 44.28/15.23 Prover 1: stopped
% 44.28/15.23
% 44.28/15.23 No countermodel exists, formula is valid
% 44.28/15.23 % SZS status Theorem for theBenchmark
% 44.28/15.23
% 44.28/15.23 Generating proof ... Warning: ignoring some quantifiers
% 101.43/53.79 found it (size 125)
% 101.43/53.79
% 101.43/53.79 % SZS output start Proof for theBenchmark
% 101.43/53.79 Assumed formulas after preprocessing and simplification:
% 101.43/53.79 | (0) ? [v0] : ? [v1] : ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ? [v12] : ? [v13] : ? [v14] : ? [v15] : ? [v16] : ? [v17] : ? [v18] : ? [v19] : ? [v20] : ? [v21] : ? [v22] : ? [v23] : ? [v24] : ? [v25] : ? [v26] : ? [v27] : ? [v28] : ? [v29] : ? [v30] : ? [v31] : ( ~ (v23 = sz00) & ~ (v9 = xr) & ~ (v5 = 0) & ~ (v4 = 0) & ~ (xr = sz00) & ~ (xu = sz00) & ~ (sz10 = sz00) & slsdtgt0(xb) = v2 & slsdtgt0(xa) = v1 & aGcdOfAnd0(xc, xa, xb) = 0 & aDivisorOf0(xu, xb) = v5 & aDivisorOf0(xc, xb) = 0 & aDivisorOf0(xc, xa) = 0 & doDivides0(xu, xb) = v4 & doDivides0(xu, xa) = 0 & doDivides0(xc, xb) = 0 & doDivides0(xc, xa) = 0 & iLess0(v7, v3) = 0 & sbrdtbr0(xr) = v7 & sbrdtbr0(xu) = v3 & aIdeal0(xI) = 0 & sdtpldt1(v1, v2) = xI & aSet0(xI) = 0 & aElementOf0(v25, v2) = 0 & aElementOf0(v24, v1) = 0 & aElementOf0(v23, xI) = 0 & aElementOf0(v22, v2) = 0 & aElementOf0(v21, v1) = 0 & aElementOf0(v15, v2) = 0 & aElementOf0(v14, v1) = 0 & aElementOf0(v13, v2) = 0 & aElementOf0(v12, v1) = 0 & aElementOf0(v11, v2) = 0 & aElementOf0(v10, v1) = 0 & aElementOf0(v8, xI) = 0 & aElementOf0(xu, xI) = 0 & aElementOf0(xb, v2) = 0 & aElementOf0(xb, xI) = 0 & aElementOf0(xa, v1) = 0 & aElementOf0(sz00, v2) = 0 & aElementOf0(sz00, v1) = 0 & sdtasdt0(xq, xu) = v6 & sdtasdt0(xu, v16) = xa & sdtasdt0(xc, v31) = xa & sdtasdt0(xc, v30) = xb & sdtasdt0(xb, v27) = sz00 & sdtasdt0(xb, v26) = xb & sdtasdt0(xb, v18) = v20 & sdtasdt0(xa, v29) = sz00 & sdtasdt0(xa, v28) = xa & sdtasdt0(xa, v17) = v19 & sdtpldt0(v24, v25) = v23 & sdtpldt0(v21, v22) = xu & sdtpldt0(v19, v20) = xu & sdtpldt0(v14, v15) = v8 & sdtpldt0(v12, v13) = xb & sdtpldt0(v10, v11) = xb & sdtpldt0(v8, xb) = v9 & sdtpldt0(v6, xr) = xb & smndt0(v6) = v8 & smndt0(sz10) = v0 & aElement0(v31) = 0 & aElement0(v30) = 0 & aElement0(v29) = 0 & aElement0(v28) = 0 & aElement0(v27) = 0 & aElement0(v26) = 0 & aElement0(v18) = 0 & aElement0(v17) = 0 & aElement0(v16) = 0 & aElement0(xr) = 0 & aElement0(xq) = 0 & aElement0(xc) = 0 & aElement0(xb) = 0 & aElement0(xa) = 0 & aElement0(sz10) = 0 & aElement0(sz00) = 0 & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ! [v37] : ! [v38] : ! [v39] : (v37 = 0 | ~ (sdtpldt1(v32, v33) = v34) | ~ (aSet0(v34) = v35) | ~ (aElementOf0(v36, v34) = v37) | ~ (sdtpldt0(v38, v39) = v36) | ? [v40] : (( ~ (v40 = 0) & aSet0(v33) = v40) | ( ~ (v40 = 0) & aSet0(v32) = v40) | ( ~ (v40 = 0) & aElementOf0(v39, v33) = v40) | ( ~ (v40 = 0) & aElementOf0(v38, v32) = v40))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ! [v37] : (v37 = 0 | ~ (sdtasasdt0(v32, v33) = v34) | ~ (aSet0(v34) = v35) | ~ (aElementOf0(v36, v34) = v37) | ? [v38] : (( ~ (v38 = 0) & aSet0(v33) = v38) | ( ~ (v38 = 0) & aSet0(v32) = v38) | ( ~ (v38 = 0) & aElementOf0(v36, v33) = v38) | ( ~ (v38 = 0) & aElementOf0(v36, v32) = v38))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ! [v37] : (v36 = 0 | ~ (slsdtgt0(v32) = v33) | ~ (aSet0(v33) = v34) | ~ (aElementOf0(v35, v33) = v36) | ~ (sdtasdt0(v32, v37) = v35) | ? [v38] : (( ~ (v38 = 0) & aElement0(v37) = v38) | ( ~ (v38 = 0) & aElement0(v32) = v38))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ! [v37] : (v36 = 0 | ~ (slsdtgt0(v32) = v33) | ~ (aSet0(v33) = v34) | ~ (aElementOf0(v35, v33) = v36) | ~ (aElement0(v37) = 0) | ? [v38] : (( ~ (v38 = v35) & sdtasdt0(v32, v37) = v38) | ( ~ (v38 = 0) & aElement0(v32) = v38))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ! [v37] : ( ~ (sdtasasdt0(v32, v33) = v34) | ~ (aSet0(v34) = v35) | ~ (aElementOf0(v36, v33) = v37) | ? [v38] : ((v38 = 0 & v37 = 0 & aElementOf0(v36, v32) = 0) | ( ~ (v38 = 0) & aSet0(v33) = v38) | ( ~ (v38 = 0) & aSet0(v32) = v38) | ( ~ (v38 = 0) & aElementOf0(v36, v34) = v38))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ! [v37] : ( ~ (sdtasasdt0(v32, v33) = v34) | ~ (aSet0(v34) = v35) | ~ (aElementOf0(v36, v32) = v37) | ? [v38] : ((v38 = 0 & v37 = 0 & aElementOf0(v36, v33) = 0) | ( ~ (v38 = 0) & aSet0(v33) = v38) | ( ~ (v38 = 0) & aSet0(v32) = v38) | ( ~ (v38 = 0) & aElementOf0(v36, v34) = v38))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ! [v37] : ( ~ (aElementOf0(v36, v34) = v37) | ~ (sdtpldt0(v32, v35) = v36) | ~ (smndt0(v33) = v35) | ? [v38] : (( ~ (v38 = 0) & aIdeal0(v34) = v38) | ( ~ (v38 = 0) & aElement0(v33) = v38) | ( ~ (v38 = 0) & aElement0(v32) = v38) | (( ~ (v37 = 0) | (v38 = 0 & sdteqdtlpzmzozddtrp0(v32, v33, v34) = 0)) & (v37 = 0 | ( ~ (v38 = 0) & sdteqdtlpzmzozddtrp0(v32, v33, v34) = v38))))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ! [v37] : ( ~ (sdtasdt0(v34, v32) = v36) | ~ (sdtasdt0(v33, v32) = v35) | ~ (sdtpldt0(v35, v36) = v37) | ? [v38] : ? [v39] : ? [v40] : ? [v41] : ? [v42] : ? [v43] : ((v43 = v37 & v42 = v39 & sdtasdt0(v38, v32) = v37 & sdtasdt0(v32, v38) = v39 & sdtasdt0(v32, v34) = v41 & sdtasdt0(v32, v33) = v40 & sdtpldt0(v40, v41) = v39 & sdtpldt0(v33, v34) = v38) | ( ~ (v38 = 0) & aElement0(v34) = v38) | ( ~ (v38 = 0) & aElement0(v33) = v38) | ( ~ (v38 = 0) & aElement0(v32) = v38))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ! [v37] : ( ~ (sdtasdt0(v32, v34) = v36) | ~ (sdtasdt0(v32, v33) = v35) | ~ (sdtpldt0(v35, v36) = v37) | ? [v38] : ? [v39] : ? [v40] : ? [v41] : ? [v42] : ? [v43] : ((v43 = v40 & v39 = v37 & sdtasdt0(v38, v32) = v40 & sdtasdt0(v34, v32) = v42 & sdtasdt0(v33, v32) = v41 & sdtasdt0(v32, v38) = v37 & sdtpldt0(v41, v42) = v40 & sdtpldt0(v33, v34) = v38) | ( ~ (v38 = 0) & aElement0(v34) = v38) | ( ~ (v38 = 0) & aElement0(v33) = v38) | ( ~ (v38 = 0) & aElement0(v32) = v38))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : (v36 = 0 | ~ (aGcdOfAnd0(v34, v32, v33) = 0) | ~ (doDivides0(v35, v34) = v36) | ~ (aElement0(v33) = 0) | ~ (aElement0(v32) = 0) | ? [v37] : (( ~ (v37 = 0) & aDivisorOf0(v35, v33) = v37) | ( ~ (v37 = 0) & aDivisorOf0(v35, v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : (v33 = v32 | ~ (aGcdOfAnd0(v36, v35, v34) = v33) | ~ (aGcdOfAnd0(v36, v35, v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : (v33 = v32 | ~ (sdteqdtlpzmzozddtrp0(v36, v35, v34) = v33) | ~ (sdteqdtlpzmzozddtrp0(v36, v35, v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (sdtasasdt0(v32, v33) = v34) | ~ (aSet0(v34) = v35) | ~ (aElementOf0(v36, v34) = 0) | ? [v37] : ? [v38] : ((v38 = 0 & v37 = 0 & aElementOf0(v36, v33) = 0 & aElementOf0(v36, v32) = 0) | ( ~ (v37 = 0) & aSet0(v33) = v37) | ( ~ (v37 = 0) & aSet0(v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (sdtasasdt0(v32, v33) = v34) | ~ (aSet0(v34) = v35) | ~ (aElementOf0(v36, v33) = 0) | ? [v37] : ((v37 = 0 & aElementOf0(v36, v34) = 0) | ( ~ (v37 = 0) & aSet0(v33) = v37) | ( ~ (v37 = 0) & aSet0(v32) = v37) | ( ~ (v37 = 0) & aElementOf0(v36, v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (sdtasasdt0(v32, v33) = v34) | ~ (aSet0(v34) = v35) | ~ (aElementOf0(v36, v32) = 0) | ? [v37] : ((v37 = 0 & aElementOf0(v36, v34) = 0) | ( ~ (v37 = 0) & aSet0(v33) = v37) | ( ~ (v37 = 0) & aSet0(v32) = v37) | ( ~ (v37 = 0) & aElementOf0(v36, v33) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (sdtpldt1(v32, v33) = v34) | ~ (aSet0(v34) = v35) | ~ (aElementOf0(v36, v34) = 0) | ? [v37] : ? [v38] : ? [v39] : ? [v40] : ? [v41] : ((v41 = v36 & v40 = 0 & v39 = 0 & aElementOf0(v38, v33) = 0 & aElementOf0(v37, v32) = 0 & sdtpldt0(v37, v38) = v36) | ( ~ (v37 = 0) & aSet0(v33) = v37) | ( ~ (v37 = 0) & aSet0(v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (sdtpldt1(v32, v33) = v34) | ~ (aElement0(v36) = 0) | ~ (aElement0(v35) = 0) | ? [v37] : ? [v38] : ? [v39] : ? [v40] : ((v40 = 0 & v39 = 0 & v38 = 0 & sdteqdtlpzmzozddtrp0(v37, v36, v33) = 0 & sdteqdtlpzmzozddtrp0(v37, v35, v32) = 0 & aElement0(v37) = 0) | (v38 = 0 & ~ (v39 = 0) & aElementOf0(v37, v34) = v39 & aElement0(v37) = 0) | ( ~ (v37 = 0) & aIdeal0(v33) = v37) | ( ~ (v37 = 0) & aIdeal0(v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (aSet0(v32) = v33) | ~ (aElementOf0(v34, v32) = 0) | ~ (sdtasdt0(v35, v34) = v36) | ? [v37] : ((v37 = 0 & aElementOf0(v36, v32) = 0) | ( ~ (v37 = 0) & aIdeal0(v32) = v37) | ( ~ (v37 = 0) & aElement0(v35) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (aSet0(v32) = v33) | ~ (aElementOf0(v34, v32) = 0) | ~ (sdtpldt0(v34, v35) = v36) | ? [v37] : ((v37 = 0 & aElementOf0(v36, v32) = 0) | ( ~ (v37 = 0) & aIdeal0(v32) = v37) | ( ~ (v37 = 0) & aElementOf0(v35, v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (sdtasdt0(v35, v34) = v36) | ~ (sdtasdt0(v32, v33) = v35) | ? [v37] : ? [v38] : ((v38 = v36 & sdtasdt0(v33, v34) = v37 & sdtasdt0(v32, v37) = v36) | ( ~ (v37 = 0) & aElement0(v34) = v37) | ( ~ (v37 = 0) & aElement0(v33) = v37) | ( ~ (v37 = 0) & aElement0(v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (sdtasdt0(v35, v32) = v36) | ~ (sdtpldt0(v33, v34) = v35) | ? [v37] : ? [v38] : ? [v39] : ? [v40] : ? [v41] : ? [v42] : ? [v43] : ((v43 = v36 & v40 = v37 & sdtasdt0(v34, v32) = v42 & sdtasdt0(v33, v32) = v41 & sdtasdt0(v32, v35) = v37 & sdtasdt0(v32, v34) = v39 & sdtasdt0(v32, v33) = v38 & sdtpldt0(v41, v42) = v36 & sdtpldt0(v38, v39) = v37) | ( ~ (v37 = 0) & aElement0(v34) = v37) | ( ~ (v37 = 0) & aElement0(v33) = v37) | ( ~ (v37 = 0) & aElement0(v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (sdtasdt0(v33, v34) = v35) | ~ (sdtasdt0(v32, v35) = v36) | ? [v37] : ? [v38] : ((v38 = v36 & sdtasdt0(v37, v34) = v36 & sdtasdt0(v32, v33) = v37) | ( ~ (v37 = 0) & aElement0(v34) = v37) | ( ~ (v37 = 0) & aElement0(v33) = v37) | ( ~ (v37 = 0) & aElement0(v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (sdtasdt0(v32, v35) = v36) | ~ (sdtpldt0(v33, v34) = v35) | ? [v37] : ? [v38] : ? [v39] : ? [v40] : ? [v41] : ? [v42] : ? [v43] : ((v43 = v40 & v39 = v36 & sdtasdt0(v35, v32) = v40 & sdtasdt0(v34, v32) = v42 & sdtasdt0(v33, v32) = v41 & sdtasdt0(v32, v34) = v38 & sdtasdt0(v32, v33) = v37 & sdtpldt0(v41, v42) = v40 & sdtpldt0(v37, v38) = v36) | ( ~ (v37 = 0) & aElement0(v34) = v37) | ( ~ (v37 = 0) & aElement0(v33) = v37) | ( ~ (v37 = 0) & aElement0(v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (sdtpldt0(v35, v34) = v36) | ~ (sdtpldt0(v32, v33) = v35) | ? [v37] : ? [v38] : ((v38 = v36 & sdtpldt0(v33, v34) = v37 & sdtpldt0(v32, v37) = v36) | ( ~ (v37 = 0) & aElement0(v34) = v37) | ( ~ (v37 = 0) & aElement0(v33) = v37) | ( ~ (v37 = 0) & aElement0(v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ! [v36] : ( ~ (sdtpldt0(v33, v34) = v35) | ~ (sdtpldt0(v32, v35) = v36) | ? [v37] : ? [v38] : ((v38 = v36 & sdtpldt0(v37, v34) = v36 & sdtpldt0(v32, v33) = v37) | ( ~ (v37 = 0) & aElement0(v34) = v37) | ( ~ (v37 = 0) & aElement0(v33) = v37) | ( ~ (v37 = 0) & aElement0(v32) = v37))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v35 = v34 | ~ (sdtasasdt0(v32, v33) = v34) | ~ (aSet0(v35) = 0) | ? [v36] : ? [v37] : ? [v38] : ? [v39] : (( ~ (v36 = 0) & aSet0(v33) = v36) | ( ~ (v36 = 0) & aSet0(v32) = v36) | (((v39 = 0 & v38 = 0 & aElementOf0(v36, v33) = 0 & aElementOf0(v36, v32) = 0) | (v37 = 0 & aElementOf0(v36, v35) = 0)) & (( ~ (v39 = 0) & aElementOf0(v36, v33) = v39) | ( ~ (v38 = 0) & aElementOf0(v36, v32) = v38) | ( ~ (v37 = 0) & aElementOf0(v36, v35) = v37))))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v35 = v34 | ~ (sdtpldt1(v32, v33) = v34) | ~ (aSet0(v35) = 0) | ? [v36] : ? [v37] : ? [v38] : ? [v39] : ? [v40] : ? [v41] : ? [v42] : (( ~ (v36 = 0) & aSet0(v33) = v36) | ( ~ (v36 = 0) & aSet0(v32) = v36) | (( ! [v43] : ! [v44] : ( ~ (sdtpldt0(v43, v44) = v36) | ? [v45] : (( ~ (v45 = 0) & aElementOf0(v44, v33) = v45) | ( ~ (v45 = 0) & aElementOf0(v43, v32) = v45))) | ( ~ (v37 = 0) & aElementOf0(v36, v35) = v37)) & ((v42 = v36 & v41 = 0 & v40 = 0 & aElementOf0(v39, v33) = 0 & aElementOf0(v38, v32) = 0 & sdtpldt0(v38, v39) = v36) | (v37 = 0 & aElementOf0(v36, v35) = 0))))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v35 = 0 | ~ (aGcdOfAnd0(v34, v32, v33) = v35) | ~ (aElement0(v33) = 0) | ~ (aElement0(v32) = 0) | ? [v36] : ? [v37] : ? [v38] : ? [v39] : ((v38 = 0 & v37 = 0 & ~ (v39 = 0) & aDivisorOf0(v36, v33) = 0 & aDivisorOf0(v36, v32) = 0 & doDivides0(v36, v34) = v39) | ( ~ (v36 = 0) & aDivisorOf0(v34, v33) = v36) | ( ~ (v36 = 0) & aDivisorOf0(v34, v32) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v35 = 0 | ~ (sdtasasdt0(v32, v33) = v34) | ~ (aSet0(v34) = v35) | ? [v36] : (( ~ (v36 = 0) & aSet0(v33) = v36) | ( ~ (v36 = 0) & aSet0(v32) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v35 = 0 | ~ (sdtpldt1(v32, v33) = v34) | ~ (aSet0(v34) = v35) | ? [v36] : (( ~ (v36 = 0) & aSet0(v33) = v36) | ( ~ (v36 = 0) & aSet0(v32) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v34 = 0 | ~ (doDivides0(v32, v33) = v34) | ~ (sdtasdt0(v32, v35) = v33) | ? [v36] : (( ~ (v36 = 0) & aElement0(v35) = v36) | ( ~ (v36 = 0) & aElement0(v33) = v36) | ( ~ (v36 = 0) & aElement0(v32) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v34 = 0 | ~ (doDivides0(v32, v33) = v34) | ~ (aElement0(v35) = 0) | ? [v36] : (( ~ (v36 = v33) & sdtasdt0(v32, v35) = v36) | ( ~ (v36 = 0) & aElement0(v33) = v36) | ( ~ (v36 = 0) & aElement0(v32) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v33 = v32 | ~ (misRelativelyPrime0(v35, v34) = v33) | ~ (misRelativelyPrime0(v35, v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v33 = v32 | ~ (aDivisorOf0(v35, v34) = v33) | ~ (aDivisorOf0(v35, v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v33 = v32 | ~ (doDivides0(v35, v34) = v33) | ~ (doDivides0(v35, v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v33 = v32 | ~ (iLess0(v35, v34) = v33) | ~ (iLess0(v35, v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v33 = v32 | ~ (sdtasasdt0(v35, v34) = v33) | ~ (sdtasasdt0(v35, v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v33 = v32 | ~ (sdtpldt1(v35, v34) = v33) | ~ (sdtpldt1(v35, v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v33 = v32 | ~ (aElementOf0(v35, v34) = v33) | ~ (aElementOf0(v35, v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v33 = v32 | ~ (sdtasdt0(v35, v34) = v33) | ~ (sdtasdt0(v35, v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v33 = v32 | ~ (sdtpldt0(v35, v34) = v33) | ~ (sdtpldt0(v35, v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v33 = 0 | ~ (aElementOf0(v32, xI) = v33) | ~ (sdtpldt0(v34, v35) = v32) | ? [v36] : (( ~ (v36 = 0) & aElementOf0(v35, v2) = v36) | ( ~ (v36 = 0) & aElementOf0(v34, v1) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : (v32 = sz00 | ~ (aElementOf0(v32, xI) = v33) | ~ (sdtpldt0(v34, v35) = v32) | ? [v36] : ? [v37] : (( ~ (v37 = 0) & iLess0(v36, v3) = v37 & sbrdtbr0(v32) = v36) | ( ~ (v36 = 0) & aElementOf0(v35, v2) = v36) | ( ~ (v36 = 0) & aElementOf0(v34, v1) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ( ~ (slsdtgt0(v32) = v33) | ~ (aSet0(v33) = v34) | ~ (aElementOf0(v35, v33) = 0) | ? [v36] : ? [v37] : ? [v38] : ((v38 = v35 & v37 = 0 & sdtasdt0(v32, v36) = v35 & aElement0(v36) = 0) | ( ~ (v36 = 0) & aElement0(v32) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ( ~ (aGcdOfAnd0(v34, v32, v33) = 0) | ~ (aDivisorOf0(v35, v33) = 0) | ~ (aElement0(v33) = 0) | ~ (aElement0(v32) = 0) | ? [v36] : ((v36 = 0 & doDivides0(v35, v34) = 0) | ( ~ (v36 = 0) & aDivisorOf0(v35, v32) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ( ~ (aGcdOfAnd0(v34, v32, v33) = 0) | ~ (aDivisorOf0(v35, v32) = 0) | ~ (aElement0(v33) = 0) | ~ (aElement0(v32) = 0) | ? [v36] : ((v36 = 0 & doDivides0(v35, v34) = 0) | ( ~ (v36 = 0) & aDivisorOf0(v35, v33) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ( ~ (aDivisorOf0(v34, v33) = v35) | ~ (aElement0(v33) = 0) | ~ (aElement0(v32) = 0) | ? [v36] : ((v36 = 0 & v35 = 0 & aDivisorOf0(v34, v32) = 0 & ! [v37] : ! [v38] : (v38 = 0 | ~ (doDivides0(v37, v34) = v38) | ? [v39] : (( ~ (v39 = 0) & aDivisorOf0(v37, v33) = v39) | ( ~ (v39 = 0) & aDivisorOf0(v37, v32) = v39))) & ! [v37] : ( ~ (aDivisorOf0(v37, v33) = 0) | ? [v38] : ((v38 = 0 & doDivides0(v37, v34) = 0) | ( ~ (v38 = 0) & aDivisorOf0(v37, v32) = v38))) & ! [v37] : ( ~ (aDivisorOf0(v37, v32) = 0) | ? [v38] : ((v38 = 0 & doDivides0(v37, v34) = 0) | ( ~ (v38 = 0) & aDivisorOf0(v37, v33) = v38)))) | ( ~ (v36 = 0) & aGcdOfAnd0(v34, v32, v33) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ( ~ (aDivisorOf0(v34, v32) = v35) | ~ (aElement0(v33) = 0) | ~ (aElement0(v32) = 0) | ? [v36] : ((v36 = 0 & v35 = 0 & aDivisorOf0(v34, v33) = 0 & ! [v37] : ! [v38] : (v38 = 0 | ~ (doDivides0(v37, v34) = v38) | ? [v39] : (( ~ (v39 = 0) & aDivisorOf0(v37, v33) = v39) | ( ~ (v39 = 0) & aDivisorOf0(v37, v32) = v39))) & ! [v37] : ( ~ (aDivisorOf0(v37, v33) = 0) | ? [v38] : ((v38 = 0 & doDivides0(v37, v34) = 0) | ( ~ (v38 = 0) & aDivisorOf0(v37, v32) = v38))) & ! [v37] : ( ~ (aDivisorOf0(v37, v32) = 0) | ? [v38] : ((v38 = 0 & doDivides0(v37, v34) = 0) | ( ~ (v38 = 0) & aDivisorOf0(v37, v33) = v38)))) | ( ~ (v36 = 0) & aGcdOfAnd0(v34, v32, v33) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ( ~ (sdteqdtlpzmzozddtrp0(v32, v33, v34) = v35) | ? [v36] : ? [v37] : ? [v38] : (( ~ (v36 = 0) & aIdeal0(v34) = v36) | ( ~ (v36 = 0) & aElement0(v33) = v36) | ( ~ (v36 = 0) & aElement0(v32) = v36) | (( ~ (v35 = 0) | (v38 = 0 & aElementOf0(v37, v34) = 0 & sdtpldt0(v32, v36) = v37 & smndt0(v33) = v36)) & (v35 = 0 | ( ~ (v38 = 0) & aElementOf0(v37, v34) = v38 & sdtpldt0(v32, v36) = v37 & smndt0(v33) = v36))))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ( ~ (aIdeal0(v32) = 0) | ~ (aElementOf0(v33, v32) = 0) | ~ (sdtasdt0(v34, v33) = v35) | ? [v36] : ((v36 = 0 & aElementOf0(v35, v32) = 0) | ( ~ (v36 = 0) & aElement0(v34) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ( ~ (aIdeal0(v32) = 0) | ~ (aElementOf0(v33, v32) = 0) | ~ (sdtpldt0(v33, v34) = v35) | ? [v36] : ((v36 = 0 & aElementOf0(v35, v32) = 0) | ( ~ (v36 = 0) & aElementOf0(v34, v32) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ( ~ (aSet0(v32) = v33) | ~ (aElementOf0(v35, v32) = 0) | ~ (aElementOf0(v34, v32) = 0) | ? [v36] : ? [v37] : ((v37 = 0 & aElementOf0(v36, v32) = 0 & sdtpldt0(v34, v35) = v36) | ( ~ (v36 = 0) & aIdeal0(v32) = v36))) & ! [v32] : ! [v33] : ! [v34] : ! [v35] : ( ~ (aSet0(v32) = v33) | ~ (aElementOf0(v34, v32) = 0) | ~ (aElement0(v35) = 0) | ? [v36] : ? [v37] : ((v37 = 0 & aElementOf0(v36, v32) = 0 & sdtasdt0(v35, v34) = v36) | ( ~ (v36 = 0) & aIdeal0(v32) = v36))) & ! [v32] : ! [v33] : ! [v34] : (v34 = v33 | ~ (slsdtgt0(v32) = v33) | ~ (aSet0(v34) = 0) | ? [v35] : ? [v36] : ? [v37] : ? [v38] : ? [v39] : (( ~ (v35 = 0) & aElement0(v32) = v35) | (((v39 = v35 & v38 = 0 & sdtasdt0(v32, v37) = v35 & aElement0(v37) = 0) | (v36 = 0 & aElementOf0(v35, v34) = 0)) & (( ~ (v36 = 0) & aElementOf0(v35, v34) = v36) | ( ! [v40] : ( ~ (sdtasdt0(v32, v40) = v35) | ? [v41] : ( ~ (v41 = 0) & aElement0(v40) = v41)) & ! [v40] : ( ~ (aElement0(v40) = 0) | ? [v41] : ( ~ (v41 = v35) & sdtasdt0(v32, v40) = v41))))))) & ! [v32] : ! [v33] : ! [v34] : (v34 = 0 | ~ (slsdtgt0(v32) = v33) | ~ (aSet0(v33) = v34) | ? [v35] : ( ~ (v35 = 0) & aElement0(v32) = v35)) & ! [v32] : ! [v33] : ! [v34] : (v34 = 0 | ~ (aDivisorOf0(v33, v32) = v34) | ~ (aElement0(v32) = 0) | ? [v35] : (( ~ (v35 = 0) & doDivides0(v33, v32) = v35) | ( ~ (v35 = 0) & aElement0(v33) = v35))) & ! [v32] : ! [v33] : ! [v34] : (v34 = 0 | ~ (aSet0(v32) = 0) | ~ (aElement0(v33) = v34) | ? [v35] : ( ~ (v35 = 0) & aElementOf0(v33, v32) = v35)) & ! [v32] : ! [v33] : ! [v34] : (v33 = v32 | ~ (slsdtgt0(v34) = v33) | ~ (slsdtgt0(v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : (v33 = v32 | ~ (sbrdtbr0(v34) = v33) | ~ (sbrdtbr0(v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : (v33 = v32 | ~ (aNaturalNumber0(v34) = v33) | ~ (aNaturalNumber0(v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : (v33 = v32 | ~ (aIdeal0(v34) = v33) | ~ (aIdeal0(v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : (v33 = v32 | ~ (aSet0(v34) = v33) | ~ (aSet0(v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : (v33 = v32 | ~ (smndt0(v34) = v33) | ~ (smndt0(v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : (v33 = v32 | ~ (aElement0(v34) = v33) | ~ (aElement0(v34) = v32)) & ! [v32] : ! [v33] : ! [v34] : (v33 = sz00 | ~ (sbrdtbr0(v33) = v34) | ~ (aElement0(v32) = 0) | ? [v35] : ? [v36] : ? [v37] : ? [v38] : ? [v39] : ? [v40] : ? [v41] : ? [v42] : ((v40 = v32 & v38 = 0 & v37 = 0 & sdtasdt0(v35, v33) = v39 & sdtpldt0(v39, v36) = v32 & aElement0(v36) = 0 & aElement0(v35) = 0 & (v36 = sz00 | (v42 = 0 & iLess0(v41, v34) = 0 & sbrdtbr0(v36) = v41))) | ( ~ (v35 = 0) & aElement0(v33) = v35))) & ! [v32] : ! [v33] : ! [v34] : (v33 = 0 | ~ (aElementOf0(v32, v2) = v33) | ~ (sdtasdt0(xb, v34) = v32) | ? [v35] : ( ~ (v35 = 0) & aElement0(v34) = v35)) & ! [v32] : ! [v33] : ! [v34] : (v33 = 0 | ~ (aElementOf0(v32, v2) = v33) | ~ (aElement0(v34) = 0) | ? [v35] : ( ~ (v35 = v32) & sdtasdt0(xb, v34) = v35)) & ! [v32] : ! [v33] : ! [v34] : (v33 = 0 | ~ (aElementOf0(v32, v1) = v33) | ~ (sdtasdt0(xa, v34) = v32) | ? [v35] : ( ~ (v35 = 0) & aElement0(v34) = v35)) & ! [v32] : ! [v33] : ! [v34] : (v33 = 0 | ~ (aElementOf0(v32, v1) = v33) | ~ (aElement0(v34) = 0) | ? [v35] : ( ~ (v35 = v32) & sdtasdt0(xa, v34) = v35)) & ! [v32] : ! [v33] : ! [v34] : ( ~ (misRelativelyPrime0(v32, v33) = v34) | ? [v35] : (( ~ (v35 = 0) & aElement0(v33) = v35) | ( ~ (v35 = 0) & aElement0(v32) = v35) | (( ~ (v34 = 0) | (v35 = 0 & aGcdOfAnd0(sz10, v32, v33) = 0)) & (v34 = 0 | ( ~ (v35 = 0) & aGcdOfAnd0(sz10, v32, v33) = v35))))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (aGcdOfAnd0(v34, v32, v33) = 0) | ~ (aElement0(v33) = 0) | ~ (aElement0(v32) = 0) | (aDivisorOf0(v34, v33) = 0 & aDivisorOf0(v34, v32) = 0)) & ! [v32] : ! [v33] : ! [v34] : ( ~ (aGcdOfAnd0(sz10, v32, v33) = v34) | ? [v35] : (( ~ (v35 = 0) & aElement0(v33) = v35) | ( ~ (v35 = 0) & aElement0(v32) = v35) | (( ~ (v34 = 0) | (v35 = 0 & misRelativelyPrime0(v32, v33) = 0)) & (v34 = 0 | ( ~ (v35 = 0) & misRelativelyPrime0(v32, v33) = v35))))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (aDivisorOf0(v34, v33) = 0) | ~ (aElement0(v33) = 0) | ~ (aElement0(v32) = 0) | ? [v35] : ? [v36] : ? [v37] : ? [v38] : ((v37 = 0 & v36 = 0 & ~ (v38 = 0) & aDivisorOf0(v35, v33) = 0 & aDivisorOf0(v35, v32) = 0 & doDivides0(v35, v34) = v38) | (v35 = 0 & aGcdOfAnd0(v34, v32, v33) = 0) | ( ~ (v35 = 0) & aDivisorOf0(v34, v32) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (aDivisorOf0(v34, v32) = 0) | ~ (aElement0(v33) = 0) | ~ (aElement0(v32) = 0) | ? [v35] : ? [v36] : ? [v37] : ? [v38] : ((v37 = 0 & v36 = 0 & ~ (v38 = 0) & aDivisorOf0(v35, v33) = 0 & aDivisorOf0(v35, v32) = 0 & doDivides0(v35, v34) = v38) | (v35 = 0 & aGcdOfAnd0(v34, v32, v33) = 0) | ( ~ (v35 = 0) & aDivisorOf0(v34, v33) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (doDivides0(v33, v32) = v34) | ~ (aElement0(v32) = 0) | ? [v35] : ((v35 = 0 & v34 = 0 & aElement0(v33) = 0) | ( ~ (v35 = 0) & aDivisorOf0(v33, v32) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (aIdeal0(v32) = 0) | ~ (aElementOf0(v34, v32) = 0) | ~ (aElementOf0(v33, v32) = 0) | ? [v35] : (aElementOf0(v35, v32) = 0 & sdtpldt0(v33, v34) = v35)) & ! [v32] : ! [v33] : ! [v34] : ( ~ (aIdeal0(v32) = 0) | ~ (aElementOf0(v33, v32) = 0) | ~ (aElement0(v34) = 0) | ? [v35] : (aElementOf0(v35, v32) = 0 & sdtasdt0(v34, v33) = v35)) & ! [v32] : ! [v33] : ! [v34] : ( ~ (sdtasasdt0(v32, v33) = v34) | ? [v35] : ((v35 = 0 & aIdeal0(v34) = 0) | ( ~ (v35 = 0) & aIdeal0(v33) = v35) | ( ~ (v35 = 0) & aIdeal0(v32) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (sdtpldt1(v32, v33) = v34) | ? [v35] : ((v35 = 0 & aIdeal0(v34) = 0) | ( ~ (v35 = 0) & aIdeal0(v33) = v35) | ( ~ (v35 = 0) & aIdeal0(v32) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (aElementOf0(v32, xI) = 0) | ~ (sdtasdt0(v33, v32) = v34) | ? [v35] : ((v35 = 0 & aElementOf0(v34, xI) = 0) | ( ~ (v35 = 0) & aElement0(v33) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (aElementOf0(v32, xI) = 0) | ~ (sdtpldt0(v32, v33) = v34) | ? [v35] : ((v35 = 0 & aElementOf0(v34, xI) = 0) | ( ~ (v35 = 0) & aElementOf0(v33, xI) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (sdtasdt0(v33, v32) = v34) | ? [v35] : ((v35 = v34 & sdtasdt0(v32, v33) = v34) | ( ~ (v35 = 0) & aElement0(v33) = v35) | ( ~ (v35 = 0) & aElement0(v32) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (sdtasdt0(v32, v33) = v34) | ? [v35] : ((v35 = v34 & sdtasdt0(v33, v32) = v34) | ( ~ (v35 = 0) & aElement0(v33) = v35) | ( ~ (v35 = 0) & aElement0(v32) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (sdtasdt0(v32, v33) = v34) | ? [v35] : ((v35 = 0 & aElement0(v34) = 0) | ( ~ (v35 = 0) & aElement0(v33) = v35) | ( ~ (v35 = 0) & aElement0(v32) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (sdtpldt0(v33, v32) = v34) | ? [v35] : ((v35 = v34 & sdtpldt0(v32, v33) = v34) | ( ~ (v35 = 0) & aElement0(v33) = v35) | ( ~ (v35 = 0) & aElement0(v32) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (sdtpldt0(v32, v33) = v34) | ? [v35] : ((v35 = v34 & sdtpldt0(v33, v32) = v34) | ( ~ (v35 = 0) & aElement0(v33) = v35) | ( ~ (v35 = 0) & aElement0(v32) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (sdtpldt0(v32, v33) = v34) | ? [v35] : ((v35 = 0 & aElement0(v34) = 0) | ( ~ (v35 = 0) & aElement0(v33) = v35) | ( ~ (v35 = 0) & aElement0(v32) = v35))) & ! [v32] : ! [v33] : ! [v34] : ( ~ (aElement0(v33) = v34) | ~ (aElement0(v32) = 0) | ? [v35] : ((v35 = 0 & v34 = 0 & doDivides0(v33, v32) = 0) | ( ~ (v35 = 0) & aDivisorOf0(v33, v32) = v35))) & ! [v32] : ! [v33] : (v33 = v32 | ~ (aSet0(v33) = 0) | ~ (aSet0(v32) = 0) | ? [v34] : ? [v35] : ? [v36] : ((v35 = 0 & ~ (v36 = 0) & aElementOf0(v34, v33) = v36 & aElementOf0(v34, v32) = 0) | (v35 = 0 & ~ (v36 = 0) & aElementOf0(v34, v33) = 0 & aElementOf0(v34, v32) = v36))) & ! [v32] : ! [v33] : (v33 = sz00 | v32 = sz00 | ~ (sdtasdt0(v32, v33) = sz00) | ? [v34] : (( ~ (v34 = 0) & aElement0(v33) = v34) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : (v33 = sz00 | ~ (aElement0(v33) = 0) | ~ (aElement0(v32) = 0) | ? [v34] : ? [v35] : ? [v36] : ? [v37] : ? [v38] : ? [v39] : (sbrdtbr0(v33) = v34 & sdtasdt0(v35, v33) = v37 & sdtpldt0(v37, v36) = v32 & aElement0(v36) = 0 & aElement0(v35) = 0 & (v36 = sz00 | (v39 = 0 & iLess0(v38, v34) = 0 & sbrdtbr0(v36) = v38)))) & ! [v32] : ! [v33] : (v33 = 0 | ~ (doDivides0(v32, xc) = v33) | ? [v34] : ? [v35] : ? [v36] : (( ~ (v36 = 0) & aDivisorOf0(v32, xa) = v36 & (( ~ (v35 = 0) & doDivides0(v32, xa) = v35 & ! [v37] : ( ~ (sdtasdt0(v32, v37) = xa) | ? [v38] : ( ~ (v38 = 0) & aElement0(v37) = v38)) & ! [v37] : ( ~ (aElement0(v37) = 0) | ? [v38] : ( ~ (v38 = xa) & sdtasdt0(v32, v37) = v38))) | ( ~ (v34 = 0) & aElement0(v32) = v34))) | ( ~ (v35 = 0) & ~ (v34 = 0) & aDivisorOf0(v32, xb) = v35 & doDivides0(v32, xb) = v34 & ! [v37] : ( ~ (sdtasdt0(v32, v37) = xb) | ? [v38] : ( ~ (v38 = 0) & aElement0(v37) = v38)) & ! [v37] : ( ~ (aElement0(v37) = 0) | ? [v38] : ( ~ (v38 = xb) & sdtasdt0(v32, v37) = v38))))) & ! [v32] : ! [v33] : (v33 = 0 | ~ (aIdeal0(v32) = v33) | ? [v34] : ? [v35] : ? [v36] : ? [v37] : ? [v38] : ? [v39] : ((v35 = 0 & aElementOf0(v34, v32) = 0 & ((v37 = 0 & ~ (v39 = 0) & aElementOf0(v38, v32) = v39 & aElementOf0(v36, v32) = 0 & sdtpldt0(v34, v36) = v38) | (v37 = 0 & ~ (v39 = 0) & aElementOf0(v38, v32) = v39 & sdtasdt0(v36, v34) = v38 & aElement0(v36) = 0))) | ( ~ (v34 = 0) & aSet0(v32) = v34))) & ! [v32] : ! [v33] : (v33 = 0 | ~ (aSet0(v32) = v33) | ? [v34] : ( ~ (v34 = 0) & aIdeal0(v32) = v34)) & ! [v32] : ! [v33] : (v32 = sz00 | ~ (sbrdtbr0(v32) = v33) | ? [v34] : ((v34 = 0 & aNaturalNumber0(v33) = 0) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : (v32 = sz00 | ~ (sbrdtbr0(v32) = v33) | ? [v34] : (( ~ (v34 = 0) & iLess0(v33, v3) = v34) | ( ~ (v34 = 0) & aElementOf0(v32, xI) = v34 & ! [v35] : ! [v36] : ( ~ (sdtpldt0(v35, v36) = v32) | ? [v37] : (( ~ (v37 = 0) & aElementOf0(v36, v2) = v37) | ( ~ (v37 = 0) & aElementOf0(v35, v1) = v37)))))) & ! [v32] : ! [v33] : ( ~ (slsdtgt0(v32) = v33) | ? [v34] : ((v34 = 0 & aIdeal0(v33) = 0) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (aDivisorOf0(v33, v32) = 0) | ~ (aElement0(v32) = 0) | (doDivides0(v33, v32) = 0 & aElement0(v33) = 0)) & ! [v32] : ! [v33] : ( ~ (aDivisorOf0(v32, xb) = v33) | ? [v34] : ? [v35] : ? [v36] : ? [v37] : ((v37 = xc & v36 = 0 & v34 = 0 & doDivides0(v32, xc) = 0 & sdtasdt0(v32, v35) = xc & aElement0(v35) = 0) | ( ~ (v36 = 0) & aDivisorOf0(v32, xa) = v36 & (( ~ (v35 = 0) & doDivides0(v32, xa) = v35 & ! [v38] : ( ~ (sdtasdt0(v32, v38) = xa) | ? [v39] : ( ~ (v39 = 0) & aElement0(v38) = v39)) & ! [v38] : ( ~ (aElement0(v38) = 0) | ? [v39] : ( ~ (v39 = xa) & sdtasdt0(v32, v38) = v39))) | ( ~ (v34 = 0) & aElement0(v32) = v34))) | ( ~ (v34 = 0) & ~ (v33 = 0) & doDivides0(v32, xb) = v34 & ! [v38] : ( ~ (sdtasdt0(v32, v38) = xb) | ? [v39] : ( ~ (v39 = 0) & aElement0(v38) = v39)) & ! [v38] : ( ~ (aElement0(v38) = 0) | ? [v39] : ( ~ (v39 = xb) & sdtasdt0(v32, v38) = v39))))) & ! [v32] : ! [v33] : ( ~ (aDivisorOf0(v32, xa) = v33) | ? [v34] : ? [v35] : ? [v36] : ? [v37] : ((v37 = xc & v36 = 0 & v34 = 0 & doDivides0(v32, xc) = 0 & sdtasdt0(v32, v35) = xc & aElement0(v35) = 0) | ( ~ (v35 = 0) & ~ (v34 = 0) & aDivisorOf0(v32, xb) = v35 & doDivides0(v32, xb) = v34 & ! [v38] : ( ~ (sdtasdt0(v32, v38) = xb) | ? [v39] : ( ~ (v39 = 0) & aElement0(v38) = v39)) & ! [v38] : ( ~ (aElement0(v38) = 0) | ? [v39] : ( ~ (v39 = xb) & sdtasdt0(v32, v38) = v39))) | ( ~ (v34 = 0) & doDivides0(v32, xa) = v34 & ! [v38] : ( ~ (sdtasdt0(v32, v38) = xa) | ? [v39] : ( ~ (v39 = 0) & aElement0(v38) = v39)) & ! [v38] : ( ~ (aElement0(v38) = 0) | ? [v39] : ( ~ (v39 = xa) & sdtasdt0(v32, v38) = v39))) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (doDivides0(v33, v32) = 0) | ~ (aElement0(v32) = 0) | ? [v34] : ((v34 = 0 & aDivisorOf0(v33, v32) = 0) | ( ~ (v34 = 0) & aElement0(v33) = v34))) & ! [v32] : ! [v33] : ( ~ (doDivides0(v32, v33) = 0) | ? [v34] : ? [v35] : ? [v36] : ((v36 = v33 & v35 = 0 & sdtasdt0(v32, v34) = v33 & aElement0(v34) = 0) | ( ~ (v34 = 0) & aElement0(v33) = v34) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (doDivides0(v32, xc) = v33) | ? [v34] : ? [v35] : ? [v36] : ((v36 = xc & v35 = 0 & sdtasdt0(v32, v34) = xc & aElement0(v34) = 0) | ( ~ (v36 = 0) & aDivisorOf0(v32, xa) = v36 & (( ~ (v35 = 0) & doDivides0(v32, xa) = v35 & ! [v37] : ( ~ (sdtasdt0(v32, v37) = xa) | ? [v38] : ( ~ (v38 = 0) & aElement0(v37) = v38)) & ! [v37] : ( ~ (aElement0(v37) = 0) | ? [v38] : ( ~ (v38 = xa) & sdtasdt0(v32, v37) = v38))) | ( ~ (v34 = 0) & aElement0(v32) = v34))) | ( ~ (v35 = 0) & ~ (v34 = 0) & aDivisorOf0(v32, xb) = v35 & doDivides0(v32, xb) = v34 & ! [v37] : ( ~ (sdtasdt0(v32, v37) = xb) | ? [v38] : ( ~ (v38 = 0) & aElement0(v37) = v38)) & ! [v37] : ( ~ (aElement0(v37) = 0) | ? [v38] : ( ~ (v38 = xb) & sdtasdt0(v32, v37) = v38))))) & ! [v32] : ! [v33] : ( ~ (doDivides0(v32, xb) = v33) | ? [v34] : ? [v35] : ? [v36] : ? [v37] : ((v37 = xc & v36 = 0 & v34 = 0 & doDivides0(v32, xc) = 0 & sdtasdt0(v32, v35) = xc & aElement0(v35) = 0) | ( ~ (v36 = 0) & aDivisorOf0(v32, xa) = v36 & (( ~ (v35 = 0) & doDivides0(v32, xa) = v35 & ! [v38] : ( ~ (sdtasdt0(v32, v38) = xa) | ? [v39] : ( ~ (v39 = 0) & aElement0(v38) = v39)) & ! [v38] : ( ~ (aElement0(v38) = 0) | ? [v39] : ( ~ (v39 = xa) & sdtasdt0(v32, v38) = v39))) | ( ~ (v34 = 0) & aElement0(v32) = v34))) | ( ~ (v34 = 0) & ~ (v33 = 0) & aDivisorOf0(v32, xb) = v34 & ! [v38] : ( ~ (sdtasdt0(v32, v38) = xb) | ? [v39] : ( ~ (v39 = 0) & aElement0(v38) = v39)) & ! [v38] : ( ~ (aElement0(v38) = 0) | ? [v39] : ( ~ (v39 = xb) & sdtasdt0(v32, v38) = v39))))) & ! [v32] : ! [v33] : ( ~ (doDivides0(v32, xa) = v33) | ? [v34] : ? [v35] : ? [v36] : ? [v37] : ((v37 = xc & v36 = 0 & v34 = 0 & doDivides0(v32, xc) = 0 & sdtasdt0(v32, v35) = xc & aElement0(v35) = 0) | ( ~ (v35 = 0) & ~ (v34 = 0) & aDivisorOf0(v32, xb) = v35 & doDivides0(v32, xb) = v34 & ! [v38] : ( ~ (sdtasdt0(v32, v38) = xb) | ? [v39] : ( ~ (v39 = 0) & aElement0(v38) = v39)) & ! [v38] : ( ~ (aElement0(v38) = 0) | ? [v39] : ( ~ (v39 = xb) & sdtasdt0(v32, v38) = v39))) | ( ~ (v35 = 0) & aDivisorOf0(v32, xa) = v35 & (( ~ (v34 = 0) & aElement0(v32) = v34) | ( ~ (v33 = 0) & ! [v38] : ( ~ (sdtasdt0(v32, v38) = xa) | ? [v39] : ( ~ (v39 = 0) & aElement0(v38) = v39)) & ! [v38] : ( ~ (aElement0(v38) = 0) | ? [v39] : ( ~ (v39 = xa) & sdtasdt0(v32, v38) = v39))))))) & ! [v32] : ! [v33] : ( ~ (aSet0(v32) = 0) | ~ (aElementOf0(v33, v32) = 0) | aElement0(v33) = 0) & ! [v32] : ! [v33] : ( ~ (aElementOf0(v33, xI) = 0) | ~ (aElementOf0(v32, xI) = 0) | ? [v34] : (aElementOf0(v34, xI) = 0 & sdtpldt0(v32, v33) = v34)) & ! [v32] : ! [v33] : ( ~ (aElementOf0(v32, xI) = 0) | ~ (aElement0(v33) = 0) | ? [v34] : (aElementOf0(v34, xI) = 0 & sdtasdt0(v33, v32) = v34)) & ! [v32] : ! [v33] : ( ~ (sdtasdt0(v32, v0) = v33) | ? [v34] : ? [v35] : ((v35 = v33 & v34 = v33 & sdtasdt0(v0, v32) = v33 & smndt0(v32) = v33) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (sdtasdt0(v32, sz10) = v33) | ? [v34] : ((v34 = v32 & v33 = v32 & sdtasdt0(sz10, v32) = v32) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (sdtasdt0(v32, sz00) = v33) | ? [v34] : ((v34 = sz00 & v33 = sz00 & sdtasdt0(sz00, v32) = sz00) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (sdtasdt0(v0, v32) = v33) | ? [v34] : ? [v35] : ((v35 = v33 & v34 = v33 & sdtasdt0(v32, v0) = v33 & smndt0(v32) = v33) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (sdtasdt0(sz10, v32) = v33) | ? [v34] : ((v34 = v32 & v33 = v32 & sdtasdt0(v32, sz10) = v32) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (sdtasdt0(sz00, v32) = v33) | ? [v34] : ((v34 = sz00 & v33 = sz00 & sdtasdt0(v32, sz00) = sz00) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (sdtpldt0(v32, sz00) = v33) | ? [v34] : ((v34 = v32 & v33 = v32 & sdtpldt0(sz00, v32) = v32) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (sdtpldt0(sz00, v32) = v33) | ? [v34] : ((v34 = v32 & v33 = v32 & sdtpldt0(v32, sz00) = v32) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (smndt0(v32) = v33) | ? [v34] : ? [v35] : ((v35 = v33 & v34 = v33 & sdtasdt0(v32, v0) = v33 & sdtasdt0(v0, v32) = v33) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (smndt0(v32) = v33) | ? [v34] : ? [v35] : ((v35 = sz00 & v34 = sz00 & sdtpldt0(v33, v32) = sz00 & sdtpldt0(v32, v33) = sz00) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (smndt0(v32) = v33) | ? [v34] : ((v34 = 0 & aElement0(v33) = 0) | ( ~ (v34 = 0) & aElement0(v32) = v34))) & ! [v32] : ! [v33] : ( ~ (aElement0(v33) = 0) | ~ (aElement0(v32) = 0) | ? [v34] : ((v34 = 0 & aDivisorOf0(v33, v32) = 0) | ( ~ (v34 = 0) & doDivides0(v33, v32) = v34))) & ! [v32] : ! [v33] : ( ~ (aElement0(v32) = v33) | ? [v34] : ? [v35] : ? [v36] : ? [v37] : ((v37 = xc & v36 = 0 & v34 = 0 & doDivides0(v32, xc) = 0 & sdtasdt0(v32, v35) = xc & aElement0(v35) = 0) | ( ~ (v35 = 0) & ~ (v34 = 0) & aDivisorOf0(v32, xb) = v35 & doDivides0(v32, xb) = v34 & ! [v38] : ( ~ (sdtasdt0(v32, v38) = xb) | ? [v39] : ( ~ (v39 = 0) & aElement0(v38) = v39)) & ! [v38] : ( ~ (aElement0(v38) = 0) | ? [v39] : ( ~ (v39 = xb) & sdtasdt0(v32, v38) = v39))) | ( ~ (v35 = 0) & aDivisorOf0(v32, xa) = v35 & ( ~ (v33 = 0) | ( ~ (v34 = 0) & doDivides0(v32, xa) = v34 & ! [v38] : ( ~ (sdtasdt0(v32, v38) = xa) | ? [v39] : ( ~ (v39 = 0) & aElement0(v38) = v39)) & ! [v38] : ( ~ (aElement0(v38) = 0) | ? [v39] : ( ~ (v39 = xa) & sdtasdt0(v32, v38) = v39))))))) & ! [v32] : (v32 = sz00 | ~ (aElementOf0(v32, xI) = 0) | ? [v33] : ? [v34] : ( ~ (v34 = 0) & iLess0(v33, v3) = v34 & sbrdtbr0(v32) = v33)) & ! [v32] : (v32 = sz00 | ~ (aElement0(v32) = 0) | ? [v33] : (sbrdtbr0(v32) = v33 & aNaturalNumber0(v33) = 0)) & ! [v32] : ( ~ (aDivisorOf0(v32, xa) = 0) | ? [v33] : ? [v34] : ? [v35] : ? [v36] : ((v36 = xc & v35 = 0 & v33 = 0 & doDivides0(v32, xc) = 0 & sdtasdt0(v32, v34) = xc & aElement0(v34) = 0) | ( ~ (v34 = 0) & ~ (v33 = 0) & aDivisorOf0(v32, xb) = v34 & doDivides0(v32, xb) = v33 & ! [v37] : ( ~ (sdtasdt0(v32, v37) = xb) | ? [v38] : ( ~ (v38 = 0) & aElement0(v37) = v38)) & ! [v37] : ( ~ (aElement0(v37) = 0) | ? [v38] : ( ~ (v38 = xb) & sdtasdt0(v32, v37) = v38))))) & ! [v32] : ( ~ (aIdeal0(v32) = 0) | aSet0(v32) = 0) & ! [v32] : ( ~ (aSet0(v32) = 0) | ? [v33] : ? [v34] : ? [v35] : ? [v36] : ? [v37] : ? [v38] : ((v34 = 0 & aElementOf0(v33, v32) = 0 & ((v36 = 0 & ~ (v38 = 0) & aElementOf0(v37, v32) = v38 & aElementOf0(v35, v32) = 0 & sdtpldt0(v33, v35) = v37) | (v36 = 0 & ~ (v38 = 0) & aElementOf0(v37, v32) = v38 & sdtasdt0(v35, v33) = v37 & aElement0(v35) = 0))) | (v33 = 0 & aIdeal0(v32) = 0))) & ! [v32] : ( ~ (aElementOf0(v32, v2) = 0) | ? [v33] : (sdtasdt0(xb, v33) = v32 & aElement0(v33) = 0)) & ! [v32] : ( ~ (aElementOf0(v32, v1) = 0) | ? [v33] : (sdtasdt0(xa, v33) = v32 & aElement0(v33) = 0)) & ! [v32] : ( ~ (aElementOf0(v32, xI) = 0) | ? [v33] : ? [v34] : (aElementOf0(v34, v2) = 0 & aElementOf0(v33, v1) = 0 & sdtpldt0(v33, v34) = v32)) & ! [v32] : ( ~ (sdtasdt0(xu, v32) = xb) | ? [v33] : ( ~ (v33 = 0) & aElement0(v32) = v33)) & ! [v32] : ( ~ (aElement0(v32) = 0) | ? [v33] : ( ~ (v33 = xb) & sdtasdt0(xu, v32) = v33)) & ! [v32] : ( ~ (aElement0(v32) = 0) | ? [v33] : (slsdtgt0(v32) = v33 & aIdeal0(v33) = 0)) & ! [v32] : ( ~ (aElement0(v32) = 0) | ? [v33] : (slsdtgt0(v32) = v33 & ! [v34] : ! [v35] : ! [v36] : ! [v37] : (v36 = 0 | ~ (aSet0(v33) = v34) | ~ (aElementOf0(v35, v33) = v36) | ~ (sdtasdt0(v32, v37) = v35) | ? [v38] : ( ~ (v38 = 0) & aElement0(v37) = v38)) & ! [v34] : ! [v35] : ! [v36] : ! [v37] : (v36 = 0 | ~ (aSet0(v33) = v34) | ~ (aElementOf0(v35, v33) = v36) | ~ (aElement0(v37) = 0) | ? [v38] : ( ~ (v38 = v35) & sdtasdt0(v32, v37) = v38)) & ! [v34] : ! [v35] : ( ~ (aSet0(v33) = v34) | ~ (aElementOf0(v35, v33) = 0) | ? [v36] : (sdtasdt0(v32, v36) = v35 & aElement0(v36) = 0)) & ! [v34] : (v34 = v33 | ~ (aSet0(v34) = 0) | ? [v35] : ? [v36] : ? [v37] : ? [v38] : ? [v39] : (((v39 = v35 & v38 = 0 & sdtasdt0(v32, v37) = v35 & aElement0(v37) = 0) | (v36 = 0 & aElementOf0(v35, v34) = 0)) & (( ~ (v36 = 0) & aElementOf0(v35, v34) = v36) | ( ! [v40] : ( ~ (sdtasdt0(v32, v40) = v35) | ? [v41] : ( ~ (v41 = 0) & aElement0(v40) = v41)) & ! [v40] : ( ~ (aElement0(v40) = 0) | ? [v41] : ( ~ (v41 = v35) & sdtasdt0(v32, v40) = v41)))))) & ! [v34] : (v34 = 0 | ~ (aSet0(v33) = v34)))) & ! [v32] : ( ~ (aElement0(v32) = 0) | ? [v33] : (sdtasdt0(v32, v0) = v33 & sdtasdt0(v0, v32) = v33 & smndt0(v32) = v33)) & ! [v32] : ( ~ (aElement0(v32) = 0) | ? [v33] : (sdtpldt0(v33, v32) = sz00 & sdtpldt0(v32, v33) = sz00 & smndt0(v32) = v33)) & ! [v32] : ( ~ (aElement0(v32) = 0) | ? [v33] : (smndt0(v32) = v33 & aElement0(v33) = 0)) & ! [v32] : ( ~ (aElement0(v32) = 0) | (sdtasdt0(v32, sz10) = v32 & sdtasdt0(sz10, v32) = v32)) & ! [v32] : ( ~ (aElement0(v32) = 0) | (sdtasdt0(v32, sz00) = sz00 & sdtasdt0(sz00, v32) = sz00)) & ! [v32] : ( ~ (aElement0(v32) = 0) | (sdtpldt0(v32, sz00) = v32 & sdtpldt0(sz00, v32) = v32)) & ? [v32] : ? [v33] : ? [v34] : ? [v35] : aGcdOfAnd0(v34, v33, v32) = v35 & ? [v32] : ? [v33] : ? [v34] : ? [v35] : sdteqdtlpzmzozddtrp0(v34, v33, v32) = v35 & ? [v32] : ? [v33] : ? [v34] : misRelativelyPrime0(v33, v32) = v34 & ? [v32] : ? [v33] : ? [v34] : aDivisorOf0(v33, v32) = v34 & ? [v32] : ? [v33] : ? [v34] : doDivides0(v33, v32) = v34 & ? [v32] : ? [v33] : ? [v34] : iLess0(v33, v32) = v34 & ? [v32] : ? [v33] : ? [v34] : sdtasasdt0(v33, v32) = v34 & ? [v32] : ? [v33] : ? [v34] : sdtpldt1(v33, v32) = v34 & ? [v32] : ? [v33] : ? [v34] : aElementOf0(v33, v32) = v34 & ? [v32] : ? [v33] : ? [v34] : sdtasdt0(v33, v32) = v34 & ? [v32] : ? [v33] : ? [v34] : sdtpldt0(v33, v32) = v34 & ? [v32] : ? [v33] : slsdtgt0(v32) = v33 & ? [v32] : ? [v33] : sbrdtbr0(v32) = v33 & ? [v32] : ? [v33] : aNaturalNumber0(v32) = v33 & ? [v32] : ? [v33] : aIdeal0(v32) = v33 & ? [v32] : ? [v33] : aSet0(v32) = v33 & ? [v32] : ? [v33] : smndt0(v32) = v33 & ? [v32] : ? [v33] : aElement0(v32) = v33 & ( ~ (xb = sz00) | ~ (xa = sz00)))
% 102.00/53.91 | Instantiating (0) with all_0_0_0, all_0_1_1, all_0_2_2, all_0_3_3, all_0_4_4, all_0_5_5, all_0_6_6, all_0_7_7, all_0_8_8, all_0_9_9, all_0_10_10, all_0_11_11, all_0_12_12, all_0_13_13, all_0_14_14, all_0_15_15, all_0_16_16, all_0_17_17, all_0_18_18, all_0_19_19, all_0_20_20, all_0_21_21, all_0_22_22, all_0_23_23, all_0_24_24, all_0_25_25, all_0_26_26, all_0_27_27, all_0_28_28, all_0_29_29, all_0_30_30, all_0_31_31 yields:
% 102.00/53.91 | (1) ~ (all_0_8_8 = sz00) & ~ (all_0_22_22 = xr) & ~ (all_0_26_26 = 0) & ~ (all_0_27_27 = 0) & ~ (xr = sz00) & ~ (xu = sz00) & ~ (sz10 = sz00) & slsdtgt0(xb) = all_0_29_29 & slsdtgt0(xa) = all_0_30_30 & aGcdOfAnd0(xc, xa, xb) = 0 & aDivisorOf0(xu, xb) = all_0_26_26 & aDivisorOf0(xc, xb) = 0 & aDivisorOf0(xc, xa) = 0 & doDivides0(xu, xb) = all_0_27_27 & doDivides0(xu, xa) = 0 & doDivides0(xc, xb) = 0 & doDivides0(xc, xa) = 0 & iLess0(all_0_24_24, all_0_28_28) = 0 & sbrdtbr0(xr) = all_0_24_24 & sbrdtbr0(xu) = all_0_28_28 & aIdeal0(xI) = 0 & sdtpldt1(all_0_30_30, all_0_29_29) = xI & aSet0(xI) = 0 & aElementOf0(all_0_6_6, all_0_29_29) = 0 & aElementOf0(all_0_7_7, all_0_30_30) = 0 & aElementOf0(all_0_8_8, xI) = 0 & aElementOf0(all_0_9_9, all_0_29_29) = 0 & aElementOf0(all_0_10_10, all_0_30_30) = 0 & aElementOf0(all_0_16_16, all_0_29_29) = 0 & aElementOf0(all_0_17_17, all_0_30_30) = 0 & aElementOf0(all_0_18_18, all_0_29_29) = 0 & aElementOf0(all_0_19_19, all_0_30_30) = 0 & aElementOf0(all_0_20_20, all_0_29_29) = 0 & aElementOf0(all_0_21_21, all_0_30_30) = 0 & aElementOf0(all_0_23_23, xI) = 0 & aElementOf0(xu, xI) = 0 & aElementOf0(xb, all_0_29_29) = 0 & aElementOf0(xb, xI) = 0 & aElementOf0(xa, all_0_30_30) = 0 & aElementOf0(sz00, all_0_29_29) = 0 & aElementOf0(sz00, all_0_30_30) = 0 & sdtasdt0(xq, xu) = all_0_25_25 & sdtasdt0(xu, all_0_15_15) = xa & sdtasdt0(xc, all_0_0_0) = xa & sdtasdt0(xc, all_0_1_1) = xb & sdtasdt0(xb, all_0_4_4) = sz00 & sdtasdt0(xb, all_0_5_5) = xb & sdtasdt0(xb, all_0_13_13) = all_0_11_11 & sdtasdt0(xa, all_0_2_2) = sz00 & sdtasdt0(xa, all_0_3_3) = xa & sdtasdt0(xa, all_0_14_14) = all_0_12_12 & sdtpldt0(all_0_7_7, all_0_6_6) = all_0_8_8 & sdtpldt0(all_0_10_10, all_0_9_9) = xu & sdtpldt0(all_0_12_12, all_0_11_11) = xu & sdtpldt0(all_0_17_17, all_0_16_16) = all_0_23_23 & sdtpldt0(all_0_19_19, all_0_18_18) = xb & sdtpldt0(all_0_21_21, all_0_20_20) = xb & sdtpldt0(all_0_23_23, xb) = all_0_22_22 & sdtpldt0(all_0_25_25, xr) = xb & smndt0(all_0_25_25) = all_0_23_23 & smndt0(sz10) = all_0_31_31 & aElement0(all_0_0_0) = 0 & aElement0(all_0_1_1) = 0 & aElement0(all_0_2_2) = 0 & aElement0(all_0_3_3) = 0 & aElement0(all_0_4_4) = 0 & aElement0(all_0_5_5) = 0 & aElement0(all_0_13_13) = 0 & aElement0(all_0_14_14) = 0 & aElement0(all_0_15_15) = 0 & aElement0(xr) = 0 & aElement0(xq) = 0 & aElement0(xc) = 0 & aElement0(xb) = 0 & aElement0(xa) = 0 & aElement0(sz10) = 0 & aElement0(sz00) = 0 & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ! [v6] : ! [v7] : (v5 = 0 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = v5) | ~ (sdtpldt0(v6, v7) = v4) | ? [v8] : (( ~ (v8 = 0) & aSet0(v1) = v8) | ( ~ (v8 = 0) & aSet0(v0) = v8) | ( ~ (v8 = 0) & aElementOf0(v7, v1) = v8) | ( ~ (v8 = 0) & aElementOf0(v6, v0) = v8))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v5 = 0 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = v5) | ? [v6] : (( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v1) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v0) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (sdtasdt0(v0, v5) = v3) | ? [v6] : (( ~ (v6 = 0) & aElement0(v5) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (aElement0(v5) = 0) | ? [v6] : (( ~ (v6 = v3) & sdtasdt0(v0, v5) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v1) = v5) | ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v2) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v0) = v5) | ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v1) = 0) | ( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v2) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (aElementOf0(v4, v2) = v5) | ~ (sdtpldt0(v0, v3) = v4) | ~ (smndt0(v1) = v3) | ? [v6] : (( ~ (v6 = 0) & aIdeal0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6) | (( ~ (v5 = 0) | (v6 = 0 & sdteqdtlpzmzozddtrp0(v0, v1, v2) = 0)) & (v5 = 0 | ( ~ (v6 = 0) & sdteqdtlpzmzozddtrp0(v0, v1, v2) = v6))))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasdt0(v2, v0) = v4) | ~ (sdtasdt0(v1, v0) = v3) | ~ (sdtpldt0(v3, v4) = v5) | ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v5 & v10 = v7 & sdtasdt0(v6, v0) = v5 & sdtasdt0(v0, v6) = v7 & sdtasdt0(v0, v2) = v9 & sdtasdt0(v0, v1) = v8 & sdtpldt0(v8, v9) = v7 & sdtpldt0(v1, v2) = v6) | ( ~ (v6 = 0) & aElement0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasdt0(v0, v2) = v4) | ~ (sdtasdt0(v0, v1) = v3) | ~ (sdtpldt0(v3, v4) = v5) | ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v8 & v7 = v5 & sdtasdt0(v6, v0) = v8 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v6) = v5 & sdtpldt0(v9, v10) = v8 & sdtpldt0(v1, v2) = v6) | ( ~ (v6 = 0) & aElement0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v4 = 0 | ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (doDivides0(v3, v2) = v4) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v5] : (( ~ (v5 = 0) & aDivisorOf0(v3, v1) = v5) | ( ~ (v5 = 0) & aDivisorOf0(v3, v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v1 = v0 | ~ (aGcdOfAnd0(v4, v3, v2) = v1) | ~ (aGcdOfAnd0(v4, v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v1 = v0 | ~ (sdteqdtlpzmzozddtrp0(v4, v3, v2) = v1) | ~ (sdteqdtlpzmzozddtrp0(v4, v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = 0) | ? [v5] : ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v1) = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v1) = 0) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v2) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v4, v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v0) = 0) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v2) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v4, v1) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = 0) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ((v9 = v4 & v8 = 0 & v7 = 0 & aElementOf0(v6, v1) = 0 & aElementOf0(v5, v0) = 0 & sdtpldt0(v5, v6) = v4) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt1(v0, v1) = v2) | ~ (aElement0(v4) = 0) | ~ (aElement0(v3) = 0) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ((v8 = 0 & v7 = 0 & v6 = 0 & sdteqdtlpzmzozddtrp0(v5, v4, v1) = 0 & sdteqdtlpzmzozddtrp0(v5, v3, v0) = 0 & aElement0(v5) = 0) | (v6 = 0 & ~ (v7 = 0) & aElementOf0(v5, v2) = v7 & aElement0(v5) = 0) | ( ~ (v5 = 0) & aIdeal0(v1) = v5) | ( ~ (v5 = 0) & aIdeal0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (sdtasdt0(v3, v2) = v4) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aIdeal0(v0) = v5) | ( ~ (v5 = 0) & aElement0(v3) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (sdtpldt0(v2, v3) = v4) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aIdeal0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v3, v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v3, v2) = v4) | ~ (sdtasdt0(v0, v1) = v3) | ? [v5] : ? [v6] : ((v6 = v4 & sdtasdt0(v1, v2) = v5 & sdtasdt0(v0, v5) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v3, v0) = v4) | ~ (sdtpldt0(v1, v2) = v3) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v4 & v8 = v5 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v3) = v5 & sdtasdt0(v0, v2) = v7 & sdtasdt0(v0, v1) = v6 & sdtpldt0(v9, v10) = v4 & sdtpldt0(v6, v7) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v1, v2) = v3) | ~ (sdtasdt0(v0, v3) = v4) | ? [v5] : ? [v6] : ((v6 = v4 & sdtasdt0(v5, v2) = v4 & sdtasdt0(v0, v1) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v0, v3) = v4) | ~ (sdtpldt0(v1, v2) = v3) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v8 & v7 = v4 & sdtasdt0(v3, v0) = v8 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v2) = v6 & sdtasdt0(v0, v1) = v5 & sdtpldt0(v9, v10) = v8 & sdtpldt0(v5, v6) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt0(v3, v2) = v4) | ~ (sdtpldt0(v0, v1) = v3) | ? [v5] : ? [v6] : ((v6 = v4 & sdtpldt0(v1, v2) = v5 & sdtpldt0(v0, v5) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt0(v1, v2) = v3) | ~ (sdtpldt0(v0, v3) = v4) | ? [v5] : ? [v6] : ((v6 = v4 & sdtpldt0(v5, v2) = v4 & sdtpldt0(v0, v1) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = v2 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v3) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4) | (((v7 = 0 & v6 = 0 & aElementOf0(v4, v1) = 0 & aElementOf0(v4, v0) = 0) | (v5 = 0 & aElementOf0(v4, v3) = 0)) & (( ~ (v7 = 0) & aElementOf0(v4, v1) = v7) | ( ~ (v6 = 0) & aElementOf0(v4, v0) = v6) | ( ~ (v5 = 0) & aElementOf0(v4, v3) = v5))))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = v2 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v3) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4) | (( ! [v11] : ! [v12] : ( ~ (sdtpldt0(v11, v12) = v4) | ? [v13] : (( ~ (v13 = 0) & aElementOf0(v12, v1) = v13) | ( ~ (v13 = 0) & aElementOf0(v11, v0) = v13))) | ( ~ (v5 = 0) & aElementOf0(v4, v3) = v5)) & ((v10 = v4 & v9 = 0 & v8 = 0 & aElementOf0(v7, v1) = 0 & aElementOf0(v6, v0) = 0 & sdtpldt0(v6, v7) = v4) | (v5 = 0 & aElementOf0(v4, v3) = 0))))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (aGcdOfAnd0(v2, v0, v1) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : ((v6 = 0 & v5 = 0 & ~ (v7 = 0) & aDivisorOf0(v4, v1) = 0 & aDivisorOf0(v4, v0) = 0 & doDivides0(v4, v2) = v7) | ( ~ (v4 = 0) & aDivisorOf0(v2, v1) = v4) | ( ~ (v4 = 0) & aDivisorOf0(v2, v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ? [v4] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ? [v4] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v2 = 0 | ~ (doDivides0(v0, v1) = v2) | ~ (sdtasdt0(v0, v3) = v1) | ? [v4] : (( ~ (v4 = 0) & aElement0(v3) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v2 = 0 | ~ (doDivides0(v0, v1) = v2) | ~ (aElement0(v3) = 0) | ? [v4] : (( ~ (v4 = v1) & sdtasdt0(v0, v3) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (misRelativelyPrime0(v3, v2) = v1) | ~ (misRelativelyPrime0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (aDivisorOf0(v3, v2) = v1) | ~ (aDivisorOf0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (doDivides0(v3, v2) = v1) | ~ (doDivides0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (iLess0(v3, v2) = v1) | ~ (iLess0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtasasdt0(v3, v2) = v1) | ~ (sdtasasdt0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtpldt1(v3, v2) = v1) | ~ (sdtpldt1(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (aElementOf0(v3, v2) = v1) | ~ (aElementOf0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtasdt0(v3, v2) = v1) | ~ (sdtasdt0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtpldt0(v3, v2) = v1) | ~ (sdtpldt0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = 0 | ~ (aElementOf0(v0, xI) = v1) | ~ (sdtpldt0(v2, v3) = v0) | ? [v4] : (( ~ (v4 = 0) & aElementOf0(v3, all_0_29_29) = v4) | ( ~ (v4 = 0) & aElementOf0(v2, all_0_30_30) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v0 = sz00 | ~ (aElementOf0(v0, xI) = v1) | ~ (sdtpldt0(v2, v3) = v0) | ? [v4] : ? [v5] : (( ~ (v5 = 0) & iLess0(v4, all_0_28_28) = v5 & sbrdtbr0(v0) = v4) | ( ~ (v4 = 0) & aElementOf0(v3, all_0_29_29) = v4) | ( ~ (v4 = 0) & aElementOf0(v2, all_0_30_30) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = 0) | ? [v4] : ? [v5] : ? [v6] : ((v6 = v3 & v5 = 0 & sdtasdt0(v0, v4) = v3 & aElement0(v4) = 0) | ( ~ (v4 = 0) & aElement0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aDivisorOf0(v3, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & doDivides0(v3, v2) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v3, v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aDivisorOf0(v3, v0) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & doDivides0(v3, v2) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v3, v1) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aDivisorOf0(v2, v1) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & v3 = 0 & aDivisorOf0(v2, v0) = 0 & ! [v5] : ! [v6] : (v6 = 0 | ~ (doDivides0(v5, v2) = v6) | ? [v7] : (( ~ (v7 = 0) & aDivisorOf0(v5, v1) = v7) | ( ~ (v7 = 0) & aDivisorOf0(v5, v0) = v7))) & ! [v5] : ( ~ (aDivisorOf0(v5, v1) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v0) = v6))) & ! [v5] : ( ~ (aDivisorOf0(v5, v0) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v1) = v6)))) | ( ~ (v4 = 0) & aGcdOfAnd0(v2, v0, v1) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aDivisorOf0(v2, v0) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & v3 = 0 & aDivisorOf0(v2, v1) = 0 & ! [v5] : ! [v6] : (v6 = 0 | ~ (doDivides0(v5, v2) = v6) | ? [v7] : (( ~ (v7 = 0) & aDivisorOf0(v5, v1) = v7) | ( ~ (v7 = 0) & aDivisorOf0(v5, v0) = v7))) & ! [v5] : ( ~ (aDivisorOf0(v5, v1) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v0) = v6))) & ! [v5] : ( ~ (aDivisorOf0(v5, v0) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v1) = v6)))) | ( ~ (v4 = 0) & aGcdOfAnd0(v2, v0, v1) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (sdteqdtlpzmzozddtrp0(v0, v1, v2) = v3) | ? [v4] : ? [v5] : ? [v6] : (( ~ (v4 = 0) & aIdeal0(v2) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4) | (( ~ (v3 = 0) | (v6 = 0 & aElementOf0(v5, v2) = 0 & sdtpldt0(v0, v4) = v5 & smndt0(v1) = v4)) & (v3 = 0 | ( ~ (v6 = 0) & aElementOf0(v5, v2) = v6 & sdtpldt0(v0, v4) = v5 & smndt0(v1) = v4))))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (sdtasdt0(v2, v1) = v3) | ? [v4] : ((v4 = 0 & aElementOf0(v3, v0) = 0) | ( ~ (v4 = 0) & aElement0(v2) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (sdtpldt0(v1, v2) = v3) | ? [v4] : ((v4 = 0 & aElementOf0(v3, v0) = 0) | ( ~ (v4 = 0) & aElementOf0(v2, v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v3, v0) = 0) | ~ (aElementOf0(v2, v0) = 0) | ? [v4] : ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0 & sdtpldt0(v2, v3) = v4) | ( ~ (v4 = 0) & aIdeal0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (aElement0(v3) = 0) | ? [v4] : ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0 & sdtasdt0(v3, v2) = v4) | ( ~ (v4 = 0) & aIdeal0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : (v2 = v1 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v2) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (( ~ (v3 = 0) & aElement0(v0) = v3) | (((v7 = v3 & v6 = 0 & sdtasdt0(v0, v5) = v3 & aElement0(v5) = 0) | (v4 = 0 & aElementOf0(v3, v2) = 0)) & (( ~ (v4 = 0) & aElementOf0(v3, v2) = v4) | ( ! [v8] : ( ~ (sdtasdt0(v0, v8) = v3) | ? [v9] : ( ~ (v9 = 0) & aElement0(v8) = v9)) & ! [v8] : ( ~ (aElement0(v8) = 0) | ? [v9] : ( ~ (v9 = v3) & sdtasdt0(v0, v8) = v9))))))) & ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ? [v3] : ( ~ (v3 = 0) & aElement0(v0) = v3)) & ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (aDivisorOf0(v1, v0) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : (( ~ (v3 = 0) & doDivides0(v1, v0) = v3) | ( ~ (v3 = 0) & aElement0(v1) = v3))) & ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (aSet0(v0) = 0) | ~ (aElement0(v1) = v2) | ? [v3] : ( ~ (v3 = 0) & aElementOf0(v1, v0) = v3)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (slsdtgt0(v2) = v1) | ~ (slsdtgt0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (sbrdtbr0(v2) = v1) | ~ (sbrdtbr0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aNaturalNumber0(v2) = v1) | ~ (aNaturalNumber0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aIdeal0(v2) = v1) | ~ (aIdeal0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aSet0(v2) = v1) | ~ (aSet0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (smndt0(v2) = v1) | ~ (smndt0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aElement0(v2) = v1) | ~ (aElement0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = sz00 | ~ (sbrdtbr0(v1) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ((v8 = v0 & v6 = 0 & v5 = 0 & sdtasdt0(v3, v1) = v7 & sdtpldt0(v7, v4) = v0 & aElement0(v4) = 0 & aElement0(v3) = 0 & (v4 = sz00 | (v10 = 0 & iLess0(v9, v2) = 0 & sbrdtbr0(v4) = v9))) | ( ~ (v3 = 0) & aElement0(v1) = v3))) & ! [v0] : ! [v1] : ! [v2] : (v1 = 0 | ~ (aElementOf0(v0, all_0_29_29) = v1) | ~ (sdtasdt0(xb, v2) = v0) | ? [v3] : ( ~ (v3 = 0) & aElement0(v2) = v3)) & ! [v0] : ! [v1] : ! [v2] : (v1 = 0 | ~ (aElementOf0(v0, all_0_29_29) = v1) | ~ (aElement0(v2) = 0) | ? [v3] : ( ~ (v3 = v0) & sdtasdt0(xb, v2) = v3)) & ! [v0] : ! [v1] : ! [v2] : (v1 = 0 | ~ (aElementOf0(v0, all_0_30_30) = v1) | ~ (sdtasdt0(xa, v2) = v0) | ? [v3] : ( ~ (v3 = 0) & aElement0(v2) = v3)) & ! [v0] : ! [v1] : ! [v2] : (v1 = 0 | ~ (aElementOf0(v0, all_0_30_30) = v1) | ~ (aElement0(v2) = 0) | ? [v3] : ( ~ (v3 = v0) & sdtasdt0(xa, v2) = v3)) & ! [v0] : ! [v1] : ! [v2] : ( ~ (misRelativelyPrime0(v0, v1) = v2) | ? [v3] : (( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3) | (( ~ (v2 = 0) | (v3 = 0 & aGcdOfAnd0(sz10, v0, v1) = 0)) & (v2 = 0 | ( ~ (v3 = 0) & aGcdOfAnd0(sz10, v0, v1) = v3))))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | (aDivisorOf0(v2, v1) = 0 & aDivisorOf0(v2, v0) = 0)) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aGcdOfAnd0(sz10, v0, v1) = v2) | ? [v3] : (( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3) | (( ~ (v2 = 0) | (v3 = 0 & misRelativelyPrime0(v0, v1) = 0)) & (v2 = 0 | ( ~ (v3 = 0) & misRelativelyPrime0(v0, v1) = v3))))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aDivisorOf0(v2, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v5 = 0 & v4 = 0 & ~ (v6 = 0) & aDivisorOf0(v3, v1) = 0 & aDivisorOf0(v3, v0) = 0 & doDivides0(v3, v2) = v6) | (v3 = 0 & aGcdOfAnd0(v2, v0, v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v2, v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aDivisorOf0(v2, v0) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v5 = 0 & v4 = 0 & ~ (v6 = 0) & aDivisorOf0(v3, v1) = 0 & aDivisorOf0(v3, v0) = 0 & doDivides0(v3, v2) = v6) | (v3 = 0 & aGcdOfAnd0(v2, v0, v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v2, v1) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (doDivides0(v1, v0) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ((v3 = 0 & v2 = 0 & aElement0(v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v1, v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v2, v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ? [v3] : (aElementOf0(v3, v0) = 0 & sdtpldt0(v1, v2) = v3)) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (aElement0(v2) = 0) | ? [v3] : (aElementOf0(v3, v0) = 0 & sdtasdt0(v2, v1) = v3)) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasasdt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aIdeal0(v2) = 0) | ( ~ (v3 = 0) & aIdeal0(v1) = v3) | ( ~ (v3 = 0) & aIdeal0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt1(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aIdeal0(v2) = 0) | ( ~ (v3 = 0) & aIdeal0(v1) = v3) | ( ~ (v3 = 0) & aIdeal0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aElementOf0(v0, xI) = 0) | ~ (sdtasdt0(v1, v0) = v2) | ? [v3] : ((v3 = 0 & aElementOf0(v2, xI) = 0) | ( ~ (v3 = 0) & aElement0(v1) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aElementOf0(v0, xI) = 0) | ~ (sdtpldt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aElementOf0(v2, xI) = 0) | ( ~ (v3 = 0) & aElementOf0(v1, xI) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v1, v0) = v2) | ? [v3] : ((v3 = v2 & sdtasdt0(v0, v1) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v0, v1) = v2) | ? [v3] : ((v3 = v2 & sdtasdt0(v1, v0) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aElement0(v2) = 0) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v1, v0) = v2) | ? [v3] : ((v3 = v2 & sdtpldt0(v0, v1) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v0, v1) = v2) | ? [v3] : ((v3 = v2 & sdtpldt0(v1, v0) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aElement0(v2) = 0) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aElement0(v1) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ((v3 = 0 & v2 = 0 & doDivides0(v1, v0) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v1, v0) = v3))) & ! [v0] : ! [v1] : (v1 = v0 | ~ (aSet0(v1) = 0) | ~ (aSet0(v0) = 0) | ? [v2] : ? [v3] : ? [v4] : ((v3 = 0 & ~ (v4 = 0) & aElementOf0(v2, v1) = v4 & aElementOf0(v2, v0) = 0) | (v3 = 0 & ~ (v4 = 0) & aElementOf0(v2, v1) = 0 & aElementOf0(v2, v0) = v4))) & ! [v0] : ! [v1] : (v1 = sz00 | v0 = sz00 | ~ (sdtasdt0(v0, v1) = sz00) | ? [v2] : (( ~ (v2 = 0) & aElement0(v1) = v2) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : (v1 = sz00 | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (sbrdtbr0(v1) = v2 & sdtasdt0(v3, v1) = v5 & sdtpldt0(v5, v4) = v0 & aElement0(v4) = 0 & aElement0(v3) = 0 & (v4 = sz00 | (v7 = 0 & iLess0(v6, v2) = 0 & sbrdtbr0(v4) = v6)))) & ! [v0] : ! [v1] : (v1 = 0 | ~ (doDivides0(v0, xc) = v1) | ? [v2] : ? [v3] : ? [v4] : (( ~ (v4 = 0) & aDivisorOf0(v0, xa) = v4 & (( ~ (v3 = 0) & doDivides0(v0, xa) = v3 & ! [v5] : ( ~ (sdtasdt0(v0, v5) = xa) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v5] : ( ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = xa) & sdtasdt0(v0, v5) = v6))) | ( ~ (v2 = 0) & aElement0(v0) = v2))) | ( ~ (v3 = 0) & ~ (v2 = 0) & aDivisorOf0(v0, xb) = v3 & doDivides0(v0, xb) = v2 & ! [v5] : ( ~ (sdtasdt0(v0, v5) = xb) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v5] : ( ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = xb) & sdtasdt0(v0, v5) = v6))))) & ! [v0] : ! [v1] : (v1 = 0 | ~ (aIdeal0(v0) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : ((v3 = 0 & aElementOf0(v2, v0) = 0 & ((v5 = 0 & ~ (v7 = 0) & aElementOf0(v6, v0) = v7 & aElementOf0(v4, v0) = 0 & sdtpldt0(v2, v4) = v6) | (v5 = 0 & ~ (v7 = 0) & aElementOf0(v6, v0) = v7 & sdtasdt0(v4, v2) = v6 & aElement0(v4) = 0))) | ( ~ (v2 = 0) & aSet0(v0) = v2))) & ! [v0] : ! [v1] : (v1 = 0 | ~ (aSet0(v0) = v1) | ? [v2] : ( ~ (v2 = 0) & aIdeal0(v0) = v2)) & ! [v0] : ! [v1] : (v0 = sz00 | ~ (sbrdtbr0(v0) = v1) | ? [v2] : ((v2 = 0 & aNaturalNumber0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : (v0 = sz00 | ~ (sbrdtbr0(v0) = v1) | ? [v2] : (( ~ (v2 = 0) & iLess0(v1, all_0_28_28) = v2) | ( ~ (v2 = 0) & aElementOf0(v0, xI) = v2 & ! [v3] : ! [v4] : ( ~ (sdtpldt0(v3, v4) = v0) | ? [v5] : (( ~ (v5 = 0) & aElementOf0(v4, all_0_29_29) = v5) | ( ~ (v5 = 0) & aElementOf0(v3, all_0_30_30) = v5)))))) & ! [v0] : ! [v1] : ( ~ (slsdtgt0(v0) = v1) | ? [v2] : ((v2 = 0 & aIdeal0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (aDivisorOf0(v1, v0) = 0) | ~ (aElement0(v0) = 0) | (doDivides0(v1, v0) = 0 & aElement0(v1) = 0)) & ! [v0] : ! [v1] : ( ~ (aDivisorOf0(v0, xb) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ((v5 = xc & v4 = 0 & v2 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v3) = xc & aElement0(v3) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v0, xa) = v4 & (( ~ (v3 = 0) & doDivides0(v0, xa) = v3 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xa) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xa) & sdtasdt0(v0, v6) = v7))) | ( ~ (v2 = 0) & aElement0(v0) = v2))) | ( ~ (v2 = 0) & ~ (v1 = 0) & doDivides0(v0, xb) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xb) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xb) & sdtasdt0(v0, v6) = v7))))) & ! [v0] : ! [v1] : ( ~ (aDivisorOf0(v0, xa) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ((v5 = xc & v4 = 0 & v2 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v3) = xc & aElement0(v3) = 0) | ( ~ (v3 = 0) & ~ (v2 = 0) & aDivisorOf0(v0, xb) = v3 & doDivides0(v0, xb) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xb) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xb) & sdtasdt0(v0, v6) = v7))) | ( ~ (v2 = 0) & doDivides0(v0, xa) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xa) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xa) & sdtasdt0(v0, v6) = v7))) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (doDivides0(v1, v0) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ((v2 = 0 & aDivisorOf0(v1, v0) = 0) | ( ~ (v2 = 0) & aElement0(v1) = v2))) & ! [v0] : ! [v1] : ( ~ (doDivides0(v0, v1) = 0) | ? [v2] : ? [v3] : ? [v4] : ((v4 = v1 & v3 = 0 & sdtasdt0(v0, v2) = v1 & aElement0(v2) = 0) | ( ~ (v2 = 0) & aElement0(v1) = v2) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (doDivides0(v0, xc) = v1) | ? [v2] : ? [v3] : ? [v4] : ((v4 = xc & v3 = 0 & sdtasdt0(v0, v2) = xc & aElement0(v2) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v0, xa) = v4 & (( ~ (v3 = 0) & doDivides0(v0, xa) = v3 & ! [v5] : ( ~ (sdtasdt0(v0, v5) = xa) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v5] : ( ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = xa) & sdtasdt0(v0, v5) = v6))) | ( ~ (v2 = 0) & aElement0(v0) = v2))) | ( ~ (v3 = 0) & ~ (v2 = 0) & aDivisorOf0(v0, xb) = v3 & doDivides0(v0, xb) = v2 & ! [v5] : ( ~ (sdtasdt0(v0, v5) = xb) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v5] : ( ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = xb) & sdtasdt0(v0, v5) = v6))))) & ! [v0] : ! [v1] : ( ~ (doDivides0(v0, xb) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ((v5 = xc & v4 = 0 & v2 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v3) = xc & aElement0(v3) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v0, xa) = v4 & (( ~ (v3 = 0) & doDivides0(v0, xa) = v3 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xa) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xa) & sdtasdt0(v0, v6) = v7))) | ( ~ (v2 = 0) & aElement0(v0) = v2))) | ( ~ (v2 = 0) & ~ (v1 = 0) & aDivisorOf0(v0, xb) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xb) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xb) & sdtasdt0(v0, v6) = v7))))) & ! [v0] : ! [v1] : ( ~ (doDivides0(v0, xa) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ((v5 = xc & v4 = 0 & v2 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v3) = xc & aElement0(v3) = 0) | ( ~ (v3 = 0) & ~ (v2 = 0) & aDivisorOf0(v0, xb) = v3 & doDivides0(v0, xb) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xb) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xb) & sdtasdt0(v0, v6) = v7))) | ( ~ (v3 = 0) & aDivisorOf0(v0, xa) = v3 & (( ~ (v2 = 0) & aElement0(v0) = v2) | ( ~ (v1 = 0) & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xa) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xa) & sdtasdt0(v0, v6) = v7))))))) & ! [v0] : ! [v1] : ( ~ (aSet0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | aElement0(v1) = 0) & ! [v0] : ! [v1] : ( ~ (aElementOf0(v1, xI) = 0) | ~ (aElementOf0(v0, xI) = 0) | ? [v2] : (aElementOf0(v2, xI) = 0 & sdtpldt0(v0, v1) = v2)) & ! [v0] : ! [v1] : ( ~ (aElementOf0(v0, xI) = 0) | ~ (aElement0(v1) = 0) | ? [v2] : (aElementOf0(v2, xI) = 0 & sdtasdt0(v1, v0) = v2)) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, all_0_31_31) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(all_0_31_31, v0) = v1 & smndt0(v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, sz10) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtasdt0(sz10, v0) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, sz00) = v1) | ? [v2] : ((v2 = sz00 & v1 = sz00 & sdtasdt0(sz00, v0) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(all_0_31_31, v0) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(v0, all_0_31_31) = v1 & smndt0(v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(sz10, v0) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtasdt0(v0, sz10) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(sz00, v0) = v1) | ? [v2] : ((v2 = sz00 & v1 = sz00 & sdtasdt0(v0, sz00) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtpldt0(v0, sz00) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtpldt0(sz00, v0) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtpldt0(sz00, v0) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtpldt0(v0, sz00) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(v0, all_0_31_31) = v1 & sdtasdt0(all_0_31_31, v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ? [v3] : ((v3 = sz00 & v2 = sz00 & sdtpldt0(v1, v0) = sz00 & sdtpldt0(v0, v1) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ((v2 = 0 & aElement0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ((v2 = 0 & aDivisorOf0(v1, v0) = 0) | ( ~ (v2 = 0) & doDivides0(v1, v0) = v2))) & ! [v0] : ! [v1] : ( ~ (aElement0(v0) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ((v5 = xc & v4 = 0 & v2 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v3) = xc & aElement0(v3) = 0) | ( ~ (v3 = 0) & ~ (v2 = 0) & aDivisorOf0(v0, xb) = v3 & doDivides0(v0, xb) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xb) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xb) & sdtasdt0(v0, v6) = v7))) | ( ~ (v3 = 0) & aDivisorOf0(v0, xa) = v3 & ( ~ (v1 = 0) | ( ~ (v2 = 0) & doDivides0(v0, xa) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xa) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xa) & sdtasdt0(v0, v6) = v7))))))) & ! [v0] : (v0 = sz00 | ~ (aElementOf0(v0, xI) = 0) | ? [v1] : ? [v2] : ( ~ (v2 = 0) & iLess0(v1, all_0_28_28) = v2 & sbrdtbr0(v0) = v1)) & ! [v0] : (v0 = sz00 | ~ (aElement0(v0) = 0) | ? [v1] : (sbrdtbr0(v0) = v1 & aNaturalNumber0(v1) = 0)) & ! [v0] : ( ~ (aDivisorOf0(v0, xa) = 0) | ? [v1] : ? [v2] : ? [v3] : ? [v4] : ((v4 = xc & v3 = 0 & v1 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v2) = xc & aElement0(v2) = 0) | ( ~ (v2 = 0) & ~ (v1 = 0) & aDivisorOf0(v0, xb) = v2 & doDivides0(v0, xb) = v1 & ! [v5] : ( ~ (sdtasdt0(v0, v5) = xb) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v5] : ( ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = xb) & sdtasdt0(v0, v5) = v6))))) & ! [v0] : ( ~ (aIdeal0(v0) = 0) | aSet0(v0) = 0) & ! [v0] : ( ~ (aSet0(v0) = 0) | ? [v1] : ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v2 = 0 & aElementOf0(v1, v0) = 0 & ((v4 = 0 & ~ (v6 = 0) & aElementOf0(v5, v0) = v6 & aElementOf0(v3, v0) = 0 & sdtpldt0(v1, v3) = v5) | (v4 = 0 & ~ (v6 = 0) & aElementOf0(v5, v0) = v6 & sdtasdt0(v3, v1) = v5 & aElement0(v3) = 0))) | (v1 = 0 & aIdeal0(v0) = 0))) & ! [v0] : ( ~ (aElementOf0(v0, all_0_29_29) = 0) | ? [v1] : (sdtasdt0(xb, v1) = v0 & aElement0(v1) = 0)) & ! [v0] : ( ~ (aElementOf0(v0, all_0_30_30) = 0) | ? [v1] : (sdtasdt0(xa, v1) = v0 & aElement0(v1) = 0)) & ! [v0] : ( ~ (aElementOf0(v0, xI) = 0) | ? [v1] : ? [v2] : (aElementOf0(v2, all_0_29_29) = 0 & aElementOf0(v1, all_0_30_30) = 0 & sdtpldt0(v1, v2) = v0)) & ! [v0] : ( ~ (sdtasdt0(xu, v0) = xb) | ? [v1] : ( ~ (v1 = 0) & aElement0(v0) = v1)) & ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : ( ~ (v1 = xb) & sdtasdt0(xu, v0) = v1)) & ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (slsdtgt0(v0) = v1 & aIdeal0(v1) = 0)) & ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (slsdtgt0(v0) = v1 & ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (sdtasdt0(v0, v5) = v3) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = v3) & sdtasdt0(v0, v5) = v6)) & ! [v2] : ! [v3] : ( ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = 0) | ? [v4] : (sdtasdt0(v0, v4) = v3 & aElement0(v4) = 0)) & ! [v2] : (v2 = v1 | ~ (aSet0(v2) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (((v7 = v3 & v6 = 0 & sdtasdt0(v0, v5) = v3 & aElement0(v5) = 0) | (v4 = 0 & aElementOf0(v3, v2) = 0)) & (( ~ (v4 = 0) & aElementOf0(v3, v2) = v4) | ( ! [v8] : ( ~ (sdtasdt0(v0, v8) = v3) | ? [v9] : ( ~ (v9 = 0) & aElement0(v8) = v9)) & ! [v8] : ( ~ (aElement0(v8) = 0) | ? [v9] : ( ~ (v9 = v3) & sdtasdt0(v0, v8) = v9)))))) & ! [v2] : (v2 = 0 | ~ (aSet0(v1) = v2)))) & ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (sdtasdt0(v0, all_0_31_31) = v1 & sdtasdt0(all_0_31_31, v0) = v1 & smndt0(v0) = v1)) & ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (sdtpldt0(v1, v0) = sz00 & sdtpldt0(v0, v1) = sz00 & smndt0(v0) = v1)) & ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (smndt0(v0) = v1 & aElement0(v1) = 0)) & ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtasdt0(v0, sz10) = v0 & sdtasdt0(sz10, v0) = v0)) & ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtasdt0(v0, sz00) = sz00 & sdtasdt0(sz00, v0) = sz00)) & ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtpldt0(v0, sz00) = v0 & sdtpldt0(sz00, v0) = v0)) & ? [v0] : ? [v1] : ? [v2] : ? [v3] : aGcdOfAnd0(v2, v1, v0) = v3 & ? [v0] : ? [v1] : ? [v2] : ? [v3] : sdteqdtlpzmzozddtrp0(v2, v1, v0) = v3 & ? [v0] : ? [v1] : ? [v2] : misRelativelyPrime0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : aDivisorOf0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : doDivides0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : iLess0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : sdtasasdt0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : sdtpldt1(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : aElementOf0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : sdtasdt0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : sdtpldt0(v1, v0) = v2 & ? [v0] : ? [v1] : slsdtgt0(v0) = v1 & ? [v0] : ? [v1] : sbrdtbr0(v0) = v1 & ? [v0] : ? [v1] : aNaturalNumber0(v0) = v1 & ? [v0] : ? [v1] : aIdeal0(v0) = v1 & ? [v0] : ? [v1] : aSet0(v0) = v1 & ? [v0] : ? [v1] : smndt0(v0) = v1 & ? [v0] : ? [v1] : aElement0(v0) = v1 & ( ~ (xb = sz00) | ~ (xa = sz00))
% 102.00/53.98 |
% 102.00/53.98 | Applying alpha-rule on (1) yields:
% 102.00/53.98 | (2) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (sdteqdtlpzmzozddtrp0(v0, v1, v2) = v3) | ? [v4] : ? [v5] : ? [v6] : (( ~ (v4 = 0) & aIdeal0(v2) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4) | (( ~ (v3 = 0) | (v6 = 0 & aElementOf0(v5, v2) = 0 & sdtpldt0(v0, v4) = v5 & smndt0(v1) = v4)) & (v3 = 0 | ( ~ (v6 = 0) & aElementOf0(v5, v2) = v6 & sdtpldt0(v0, v4) = v5 & smndt0(v1) = v4)))))
% 102.00/53.98 | (3) doDivides0(xc, xb) = 0
% 102.00/53.98 | (4) ! [v0] : ! [v1] : ( ~ (sdtpldt0(sz00, v0) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtpldt0(v0, sz00) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.00/53.98 | (5) ! [v0] : ! [v1] : ! [v2] : (v1 = 0 | ~ (aElementOf0(v0, all_0_29_29) = v1) | ~ (aElement0(v2) = 0) | ? [v3] : ( ~ (v3 = v0) & sdtasdt0(xb, v2) = v3))
% 102.00/53.98 | (6) ? [v0] : ? [v1] : ? [v2] : ? [v3] : sdteqdtlpzmzozddtrp0(v2, v1, v0) = v3
% 102.00/53.98 | (7) ! [v0] : ! [v1] : ( ~ (aDivisorOf0(v1, v0) = 0) | ~ (aElement0(v0) = 0) | (doDivides0(v1, v0) = 0 & aElement0(v1) = 0))
% 102.00/53.98 | (8) ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : ( ~ (v1 = xb) & sdtasdt0(xu, v0) = v1))
% 102.00/53.98 | (9) ! [v0] : ! [v1] : ( ~ (aElementOf0(v0, xI) = 0) | ~ (aElement0(v1) = 0) | ? [v2] : (aElementOf0(v2, xI) = 0 & sdtasdt0(v1, v0) = v2))
% 102.00/53.98 | (10) aElementOf0(all_0_18_18, all_0_29_29) = 0
% 102.00/53.98 | (11) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = 0) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ((v9 = v4 & v8 = 0 & v7 = 0 & aElementOf0(v6, v1) = 0 & aElementOf0(v5, v0) = 0 & sdtpldt0(v5, v6) = v4) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5)))
% 102.00/53.98 | (12) ! [v0] : ! [v1] : (v1 = v0 | ~ (aSet0(v1) = 0) | ~ (aSet0(v0) = 0) | ? [v2] : ? [v3] : ? [v4] : ((v3 = 0 & ~ (v4 = 0) & aElementOf0(v2, v1) = v4 & aElementOf0(v2, v0) = 0) | (v3 = 0 & ~ (v4 = 0) & aElementOf0(v2, v1) = 0 & aElementOf0(v2, v0) = v4)))
% 102.00/53.98 | (13) aElementOf0(sz00, all_0_30_30) = 0
% 102.00/53.98 | (14) aElement0(all_0_13_13) = 0
% 102.00/53.98 | (15) ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (slsdtgt0(v0) = v1 & aIdeal0(v1) = 0))
% 102.00/53.98 | (16) sdtasdt0(xu, all_0_15_15) = xa
% 102.00/53.98 | (17) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v1 = v0 | ~ (aGcdOfAnd0(v4, v3, v2) = v1) | ~ (aGcdOfAnd0(v4, v3, v2) = v0))
% 102.00/53.98 | (18) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (aElement0(v5) = 0) | ? [v6] : (( ~ (v6 = v3) & sdtasdt0(v0, v5) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6)))
% 102.00/53.98 | (19) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aDivisorOf0(v2, v0) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & v3 = 0 & aDivisorOf0(v2, v1) = 0 & ! [v5] : ! [v6] : (v6 = 0 | ~ (doDivides0(v5, v2) = v6) | ? [v7] : (( ~ (v7 = 0) & aDivisorOf0(v5, v1) = v7) | ( ~ (v7 = 0) & aDivisorOf0(v5, v0) = v7))) & ! [v5] : ( ~ (aDivisorOf0(v5, v1) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v0) = v6))) & ! [v5] : ( ~ (aDivisorOf0(v5, v0) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v1) = v6)))) | ( ~ (v4 = 0) & aGcdOfAnd0(v2, v0, v1) = v4)))
% 102.00/53.98 | (20) ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ? [v3] : ((v3 = sz00 & v2 = sz00 & sdtpldt0(v1, v0) = sz00 & sdtpldt0(v0, v1) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.00/53.98 | (21) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v1) = 0) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v2) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v4, v0) = v5)))
% 102.00/53.98 | (22) aElement0(xq) = 0
% 102.00/53.98 | (23) sdtpldt1(all_0_30_30, all_0_29_29) = xI
% 102.00/53.98 | (24) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v1, v2) = v3) | ~ (sdtasdt0(v0, v3) = v4) | ? [v5] : ? [v6] : ((v6 = v4 & sdtasdt0(v5, v2) = v4 & sdtasdt0(v0, v1) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 102.00/53.98 | (25) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aElement0(v2) = 0) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 102.00/53.98 | (26) ? [v0] : ? [v1] : aElement0(v0) = v1
% 102.00/53.98 | (27) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (sdtpldt0(v2, v3) = v4) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aIdeal0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v3, v0) = v5)))
% 102.00/53.98 | (28) ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, all_0_31_31) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(all_0_31_31, v0) = v1 & smndt0(v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.00/53.98 | (29) ? [v0] : ? [v1] : ? [v2] : sdtpldt1(v1, v0) = v2
% 102.00/53.98 | (30) ? [v0] : ? [v1] : ? [v2] : aElementOf0(v1, v0) = v2
% 102.00/53.98 | (31) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aDivisorOf0(v3, v0) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & doDivides0(v3, v2) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v3, v1) = v4)))
% 102.00/53.98 | (32) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v2 = 0 | ~ (doDivides0(v0, v1) = v2) | ~ (aElement0(v3) = 0) | ? [v4] : (( ~ (v4 = v1) & sdtasdt0(v0, v3) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4)))
% 102.00/53.98 | (33) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (aGcdOfAnd0(v2, v0, v1) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : ((v6 = 0 & v5 = 0 & ~ (v7 = 0) & aDivisorOf0(v4, v1) = 0 & aDivisorOf0(v4, v0) = 0 & doDivides0(v4, v2) = v7) | ( ~ (v4 = 0) & aDivisorOf0(v2, v1) = v4) | ( ~ (v4 = 0) & aDivisorOf0(v2, v0) = v4)))
% 102.00/53.99 | (34) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtasasdt0(v3, v2) = v1) | ~ (sdtasasdt0(v3, v2) = v0))
% 102.00/53.99 | (35) ! [v0] : ( ~ (sdtasdt0(xu, v0) = xb) | ? [v1] : ( ~ (v1 = 0) & aElement0(v0) = v1))
% 102.00/53.99 | (36) sdtasdt0(xq, xu) = all_0_25_25
% 102.00/53.99 | (37) ~ (all_0_27_27 = 0)
% 102.00/53.99 | (38) sdtpldt0(all_0_12_12, all_0_11_11) = xu
% 102.00/53.99 | (39) ! [v0] : ! [v1] : ( ~ (doDivides0(v0, v1) = 0) | ? [v2] : ? [v3] : ? [v4] : ((v4 = v1 & v3 = 0 & sdtasdt0(v0, v2) = v1 & aElement0(v2) = 0) | ( ~ (v2 = 0) & aElement0(v1) = v2) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.00/53.99 | (40) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aDivisorOf0(v2, v1) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & v3 = 0 & aDivisorOf0(v2, v0) = 0 & ! [v5] : ! [v6] : (v6 = 0 | ~ (doDivides0(v5, v2) = v6) | ? [v7] : (( ~ (v7 = 0) & aDivisorOf0(v5, v1) = v7) | ( ~ (v7 = 0) & aDivisorOf0(v5, v0) = v7))) & ! [v5] : ( ~ (aDivisorOf0(v5, v1) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v0) = v6))) & ! [v5] : ( ~ (aDivisorOf0(v5, v0) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v1) = v6)))) | ( ~ (v4 = 0) & aGcdOfAnd0(v2, v0, v1) = v4)))
% 102.00/53.99 | (41) sbrdtbr0(xr) = all_0_24_24
% 102.00/53.99 | (42) ? [v0] : ? [v1] : ? [v2] : ? [v3] : aGcdOfAnd0(v2, v1, v0) = v3
% 102.00/53.99 | (43) ! [v0] : ! [v1] : ! [v2] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | (aDivisorOf0(v2, v1) = 0 & aDivisorOf0(v2, v0) = 0))
% 102.00/53.99 | (44) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (slsdtgt0(v2) = v1) | ~ (slsdtgt0(v2) = v0))
% 102.00/53.99 | (45) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v0, v3) = v4) | ~ (sdtpldt0(v1, v2) = v3) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v8 & v7 = v4 & sdtasdt0(v3, v0) = v8 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v2) = v6 & sdtasdt0(v0, v1) = v5 & sdtpldt0(v9, v10) = v8 & sdtpldt0(v5, v6) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 102.44/53.99 | (46) ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, sz00) = v1) | ? [v2] : ((v2 = sz00 & v1 = sz00 & sdtasdt0(sz00, v0) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/53.99 | (47) ! [v0] : ! [v1] : ! [v2] : (v2 = v1 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v2) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (( ~ (v3 = 0) & aElement0(v0) = v3) | (((v7 = v3 & v6 = 0 & sdtasdt0(v0, v5) = v3 & aElement0(v5) = 0) | (v4 = 0 & aElementOf0(v3, v2) = 0)) & (( ~ (v4 = 0) & aElementOf0(v3, v2) = v4) | ( ! [v8] : ( ~ (sdtasdt0(v0, v8) = v3) | ? [v9] : ( ~ (v9 = 0) & aElement0(v8) = v9)) & ! [v8] : ( ~ (aElement0(v8) = 0) | ? [v9] : ( ~ (v9 = v3) & sdtasdt0(v0, v8) = v9)))))))
% 102.44/53.99 | (48) ! [v0] : ! [v1] : ! [v2] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v2, v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ? [v3] : (aElementOf0(v3, v0) = 0 & sdtpldt0(v1, v2) = v3))
% 102.44/53.99 | (49) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v3, v2) = v4) | ~ (sdtasdt0(v0, v1) = v3) | ? [v5] : ? [v6] : ((v6 = v4 & sdtasdt0(v1, v2) = v5 & sdtasdt0(v0, v5) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 102.44/53.99 | (50) aElement0(all_0_15_15) = 0
% 102.44/53.99 | (51) ! [v0] : ( ~ (aElementOf0(v0, xI) = 0) | ? [v1] : ? [v2] : (aElementOf0(v2, all_0_29_29) = 0 & aElementOf0(v1, all_0_30_30) = 0 & sdtpldt0(v1, v2) = v0))
% 102.44/53.99 | (52) aElementOf0(all_0_6_6, all_0_29_29) = 0
% 102.44/53.99 | (53) ! [v0] : ! [v1] : ( ~ (aElementOf0(v1, xI) = 0) | ~ (aElementOf0(v0, xI) = 0) | ? [v2] : (aElementOf0(v2, xI) = 0 & sdtpldt0(v0, v1) = v2))
% 102.44/53.99 | (54) ! [v0] : ! [v1] : (v0 = sz00 | ~ (sbrdtbr0(v0) = v1) | ? [v2] : (( ~ (v2 = 0) & iLess0(v1, all_0_28_28) = v2) | ( ~ (v2 = 0) & aElementOf0(v0, xI) = v2 & ! [v3] : ! [v4] : ( ~ (sdtpldt0(v3, v4) = v0) | ? [v5] : (( ~ (v5 = 0) & aElementOf0(v4, all_0_29_29) = v5) | ( ~ (v5 = 0) & aElementOf0(v3, all_0_30_30) = v5))))))
% 102.44/53.99 | (55) aElement0(all_0_3_3) = 0
% 102.44/53.99 | (56) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt1(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aIdeal0(v2) = 0) | ( ~ (v3 = 0) & aIdeal0(v1) = v3) | ( ~ (v3 = 0) & aIdeal0(v0) = v3)))
% 102.44/53.99 | (57) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v0, v1) = v2) | ? [v3] : ((v3 = v2 & sdtasdt0(v1, v0) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 102.44/53.99 | (58) ! [v0] : ( ~ (aSet0(v0) = 0) | ? [v1] : ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v2 = 0 & aElementOf0(v1, v0) = 0 & ((v4 = 0 & ~ (v6 = 0) & aElementOf0(v5, v0) = v6 & aElementOf0(v3, v0) = 0 & sdtpldt0(v1, v3) = v5) | (v4 = 0 & ~ (v6 = 0) & aElementOf0(v5, v0) = v6 & sdtasdt0(v3, v1) = v5 & aElement0(v3) = 0))) | (v1 = 0 & aIdeal0(v0) = 0)))
% 102.44/53.99 | (59) ! [v0] : ! [v1] : (v1 = 0 | ~ (aSet0(v0) = v1) | ? [v2] : ( ~ (v2 = 0) & aIdeal0(v0) = v2))
% 102.44/53.99 | (60) aElement0(all_0_14_14) = 0
% 102.44/53.99 | (61) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (aDivisorOf0(v3, v2) = v1) | ~ (aDivisorOf0(v3, v2) = v0))
% 102.44/53.99 | (62) ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtasdt0(v0, sz10) = v0 & sdtasdt0(sz10, v0) = v0))
% 102.44/53.99 | (63) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v0, v1) = v2) | ? [v3] : ((v3 = v2 & sdtpldt0(v1, v0) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 102.44/53.99 | (64) ! [v0] : ! [v1] : ( ~ (aDivisorOf0(v0, xa) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ((v5 = xc & v4 = 0 & v2 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v3) = xc & aElement0(v3) = 0) | ( ~ (v3 = 0) & ~ (v2 = 0) & aDivisorOf0(v0, xb) = v3 & doDivides0(v0, xb) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xb) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xb) & sdtasdt0(v0, v6) = v7))) | ( ~ (v2 = 0) & doDivides0(v0, xa) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xa) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xa) & sdtasdt0(v0, v6) = v7))) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/53.99 | (65) aElement0(all_0_5_5) = 0
% 102.44/53.99 | (66) aElementOf0(all_0_9_9, all_0_29_29) = 0
% 102.44/53.99 | (67) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v3, v0) = 0) | ~ (aElementOf0(v2, v0) = 0) | ? [v4] : ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0 & sdtpldt0(v2, v3) = v4) | ( ~ (v4 = 0) & aIdeal0(v0) = v4)))
% 102.44/54.00 | (68) ~ (all_0_8_8 = sz00)
% 102.44/54.00 | (69) sdtpldt0(all_0_21_21, all_0_20_20) = xb
% 102.44/54.00 | (70) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (aElementOf0(v4, v2) = v5) | ~ (sdtpldt0(v0, v3) = v4) | ~ (smndt0(v1) = v3) | ? [v6] : (( ~ (v6 = 0) & aIdeal0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6) | (( ~ (v5 = 0) | (v6 = 0 & sdteqdtlpzmzozddtrp0(v0, v1, v2) = 0)) & (v5 = 0 | ( ~ (v6 = 0) & sdteqdtlpzmzozddtrp0(v0, v1, v2) = v6)))))
% 102.44/54.00 | (71) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v1 = v0 | ~ (sdteqdtlpzmzozddtrp0(v4, v3, v2) = v1) | ~ (sdteqdtlpzmzozddtrp0(v4, v3, v2) = v0))
% 102.44/54.00 | (72) ~ (all_0_26_26 = 0)
% 102.44/54.00 | (73) aElement0(xa) = 0
% 102.44/54.00 | (74) ? [v0] : ? [v1] : ? [v2] : sdtasasdt0(v1, v0) = v2
% 102.44/54.00 | (75) ! [v0] : ! [v1] : (v1 = sz00 | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (sbrdtbr0(v1) = v2 & sdtasdt0(v3, v1) = v5 & sdtpldt0(v5, v4) = v0 & aElement0(v4) = 0 & aElement0(v3) = 0 & (v4 = sz00 | (v7 = 0 & iLess0(v6, v2) = 0 & sbrdtbr0(v4) = v6))))
% 102.44/54.00 | (76) ? [v0] : ? [v1] : aIdeal0(v0) = v1
% 102.44/54.00 | (77) aSet0(xI) = 0
% 102.44/54.00 | (78) ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, sz10) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtasdt0(sz10, v0) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/54.00 | (79) sdtpldt0(all_0_10_10, all_0_9_9) = xu
% 102.44/54.00 | (80) aElementOf0(all_0_10_10, all_0_30_30) = 0
% 102.44/54.00 | (81) sdtpldt0(all_0_25_25, xr) = xb
% 102.44/54.00 | (82) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v3, v0) = v4) | ~ (sdtpldt0(v1, v2) = v3) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v4 & v8 = v5 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v3) = v5 & sdtasdt0(v0, v2) = v7 & sdtasdt0(v0, v1) = v6 & sdtpldt0(v9, v10) = v4 & sdtpldt0(v6, v7) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 102.44/54.00 | (83) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasasdt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aIdeal0(v2) = 0) | ( ~ (v3 = 0) & aIdeal0(v1) = v3) | ( ~ (v3 = 0) & aIdeal0(v0) = v3)))
% 102.44/54.00 | (84) ? [v0] : ? [v1] : ? [v2] : misRelativelyPrime0(v1, v0) = v2
% 102.44/54.00 | (85) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasdt0(v0, v2) = v4) | ~ (sdtasdt0(v0, v1) = v3) | ~ (sdtpldt0(v3, v4) = v5) | ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v8 & v7 = v5 & sdtasdt0(v6, v0) = v8 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v6) = v5 & sdtpldt0(v9, v10) = v8 & sdtpldt0(v1, v2) = v6) | ( ~ (v6 = 0) & aElement0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6)))
% 102.44/54.00 | (86) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v0) = v5) | ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v1) = 0) | ( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v2) = v6)))
% 102.44/54.00 | (87) ~ (all_0_22_22 = xr)
% 102.44/54.00 | (88) sdtpldt0(all_0_23_23, xb) = all_0_22_22
% 102.44/54.00 | (89) aElement0(xr) = 0
% 102.44/54.00 | (90) ! [v0] : ! [v1] : ( ~ (aElement0(v0) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ((v5 = xc & v4 = 0 & v2 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v3) = xc & aElement0(v3) = 0) | ( ~ (v3 = 0) & ~ (v2 = 0) & aDivisorOf0(v0, xb) = v3 & doDivides0(v0, xb) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xb) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xb) & sdtasdt0(v0, v6) = v7))) | ( ~ (v3 = 0) & aDivisorOf0(v0, xa) = v3 & ( ~ (v1 = 0) | ( ~ (v2 = 0) & doDivides0(v0, xa) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xa) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xa) & sdtasdt0(v0, v6) = v7)))))))
% 102.44/54.00 | (91) ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtpldt0(v0, sz00) = v0 & sdtpldt0(sz00, v0) = v0))
% 102.44/54.00 | (92) sbrdtbr0(xu) = all_0_28_28
% 102.44/54.00 | (93) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (sbrdtbr0(v2) = v1) | ~ (sbrdtbr0(v2) = v0))
% 102.44/54.00 | (94) ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ((v2 = 0 & aElement0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/54.00 | (95) aElementOf0(all_0_16_16, all_0_29_29) = 0
% 102.44/54.00 | (96) ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (sdtasdt0(v0, all_0_31_31) = v1 & sdtasdt0(all_0_31_31, v0) = v1 & smndt0(v0) = v1))
% 102.44/54.00 | (97) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v2 = 0 | ~ (doDivides0(v0, v1) = v2) | ~ (sdtasdt0(v0, v3) = v1) | ? [v4] : (( ~ (v4 = 0) & aElement0(v3) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4)))
% 102.44/54.00 | (98) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = v2 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v3) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4) | (((v7 = 0 & v6 = 0 & aElementOf0(v4, v1) = 0 & aElementOf0(v4, v0) = 0) | (v5 = 0 & aElementOf0(v4, v3) = 0)) & (( ~ (v7 = 0) & aElementOf0(v4, v1) = v7) | ( ~ (v6 = 0) & aElementOf0(v4, v0) = v6) | ( ~ (v5 = 0) & aElementOf0(v4, v3) = v5)))))
% 102.44/54.00 | (99) ! [v0] : ( ~ (aDivisorOf0(v0, xa) = 0) | ? [v1] : ? [v2] : ? [v3] : ? [v4] : ((v4 = xc & v3 = 0 & v1 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v2) = xc & aElement0(v2) = 0) | ( ~ (v2 = 0) & ~ (v1 = 0) & aDivisorOf0(v0, xb) = v2 & doDivides0(v0, xb) = v1 & ! [v5] : ( ~ (sdtasdt0(v0, v5) = xb) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v5] : ( ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = xb) & sdtasdt0(v0, v5) = v6)))))
% 102.44/54.00 | (100) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (sdtpldt0(v1, v2) = v3) | ? [v4] : ((v4 = 0 & aElementOf0(v3, v0) = 0) | ( ~ (v4 = 0) & aElementOf0(v2, v0) = v4)))
% 102.44/54.00 | (101) aElementOf0(xb, all_0_29_29) = 0
% 102.44/54.00 | (102) smndt0(all_0_25_25) = all_0_23_23
% 102.44/54.00 | (103) ? [v0] : ? [v1] : ? [v2] : iLess0(v1, v0) = v2
% 102.44/54.00 | (104) doDivides0(xu, xb) = all_0_27_27
% 102.44/54.00 | (105) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = 0) | ? [v5] : ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v1) = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5)))
% 102.44/54.01 | (106) sdtasdt0(xc, all_0_0_0) = xa
% 102.44/54.01 | (107) aDivisorOf0(xc, xa) = 0
% 102.44/54.01 | (108) ! [v0] : ! [v1] : ! [v2] : (v1 = 0 | ~ (aElementOf0(v0, all_0_30_30) = v1) | ~ (aElement0(v2) = 0) | ? [v3] : ( ~ (v3 = v0) & sdtasdt0(xa, v2) = v3))
% 102.44/54.01 | (109) ? [v0] : ? [v1] : slsdtgt0(v0) = v1
% 102.44/54.01 | (110) sdtasdt0(xb, all_0_4_4) = sz00
% 102.44/54.01 | (111) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aDivisorOf0(v3, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & doDivides0(v3, v2) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v3, v0) = v4)))
% 102.44/54.01 | (112) aElementOf0(all_0_19_19, all_0_30_30) = 0
% 102.44/54.01 | (113) ! [v0] : ( ~ (aIdeal0(v0) = 0) | aSet0(v0) = 0)
% 102.44/54.01 | (114) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt0(v3, v2) = v4) | ~ (sdtpldt0(v0, v1) = v3) | ? [v5] : ? [v6] : ((v6 = v4 & sdtpldt0(v1, v2) = v5 & sdtpldt0(v0, v5) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 102.44/54.01 | (115) ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (slsdtgt0(v0) = v1 & ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (sdtasdt0(v0, v5) = v3) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = v3) & sdtasdt0(v0, v5) = v6)) & ! [v2] : ! [v3] : ( ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = 0) | ? [v4] : (sdtasdt0(v0, v4) = v3 & aElement0(v4) = 0)) & ! [v2] : (v2 = v1 | ~ (aSet0(v2) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (((v7 = v3 & v6 = 0 & sdtasdt0(v0, v5) = v3 & aElement0(v5) = 0) | (v4 = 0 & aElementOf0(v3, v2) = 0)) & (( ~ (v4 = 0) & aElementOf0(v3, v2) = v4) | ( ! [v8] : ( ~ (sdtasdt0(v0, v8) = v3) | ? [v9] : ( ~ (v9 = 0) & aElement0(v8) = v9)) & ! [v8] : ( ~ (aElement0(v8) = 0) | ? [v9] : ( ~ (v9 = v3) & sdtasdt0(v0, v8) = v9)))))) & ! [v2] : (v2 = 0 | ~ (aSet0(v1) = v2))))
% 102.44/54.01 | (116) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (iLess0(v3, v2) = v1) | ~ (iLess0(v3, v2) = v0))
% 102.44/54.01 | (117) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = 0) | ? [v4] : ? [v5] : ? [v6] : ((v6 = v3 & v5 = 0 & sdtasdt0(v0, v4) = v3 & aElement0(v4) = 0) | ( ~ (v4 = 0) & aElement0(v0) = v4)))
% 102.44/54.01 | (118) ! [v0] : ! [v1] : ( ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ((v2 = 0 & aDivisorOf0(v1, v0) = 0) | ( ~ (v2 = 0) & doDivides0(v1, v0) = v2)))
% 102.44/54.01 | (119) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v0 = sz00 | ~ (aElementOf0(v0, xI) = v1) | ~ (sdtpldt0(v2, v3) = v0) | ? [v4] : ? [v5] : (( ~ (v5 = 0) & iLess0(v4, all_0_28_28) = v5 & sbrdtbr0(v0) = v4) | ( ~ (v4 = 0) & aElementOf0(v3, all_0_29_29) = v4) | ( ~ (v4 = 0) & aElementOf0(v2, all_0_30_30) = v4)))
% 102.44/54.01 | (120) aElementOf0(sz00, all_0_29_29) = 0
% 102.44/54.01 | (121) iLess0(all_0_24_24, all_0_28_28) = 0
% 102.44/54.01 | (122) ! [v0] : ! [v1] : ( ~ (sdtasdt0(sz00, v0) = v1) | ? [v2] : ((v2 = sz00 & v1 = sz00 & sdtasdt0(v0, sz00) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/54.01 | (123) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ? [v4] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4)))
% 102.44/54.01 | (124) ! [v0] : ! [v1] : ! [v2] : ( ~ (misRelativelyPrime0(v0, v1) = v2) | ? [v3] : (( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3) | (( ~ (v2 = 0) | (v3 = 0 & aGcdOfAnd0(sz10, v0, v1) = 0)) & (v2 = 0 | ( ~ (v3 = 0) & aGcdOfAnd0(sz10, v0, v1) = v3)))))
% 102.44/54.01 | (125) ! [v0] : ( ~ (aElementOf0(v0, all_0_30_30) = 0) | ? [v1] : (sdtasdt0(xa, v1) = v0 & aElement0(v1) = 0))
% 102.44/54.01 | (126) ~ (sz10 = sz00)
% 102.44/54.01 | (127) ! [v0] : ! [v1] : ! [v2] : (v1 = sz00 | ~ (sbrdtbr0(v1) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ((v8 = v0 & v6 = 0 & v5 = 0 & sdtasdt0(v3, v1) = v7 & sdtpldt0(v7, v4) = v0 & aElement0(v4) = 0 & aElement0(v3) = 0 & (v4 = sz00 | (v10 = 0 & iLess0(v9, v2) = 0 & sbrdtbr0(v4) = v9))) | ( ~ (v3 = 0) & aElement0(v1) = v3)))
% 102.44/54.01 | (128) ! [v0] : ! [v1] : ( ~ (doDivides0(v0, xb) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ((v5 = xc & v4 = 0 & v2 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v3) = xc & aElement0(v3) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v0, xa) = v4 & (( ~ (v3 = 0) & doDivides0(v0, xa) = v3 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xa) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xa) & sdtasdt0(v0, v6) = v7))) | ( ~ (v2 = 0) & aElement0(v0) = v2))) | ( ~ (v2 = 0) & ~ (v1 = 0) & aDivisorOf0(v0, xb) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xb) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xb) & sdtasdt0(v0, v6) = v7)))))
% 102.44/54.01 | (129) ! [v0] : ! [v1] : ( ~ (aDivisorOf0(v0, xb) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ((v5 = xc & v4 = 0 & v2 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v3) = xc & aElement0(v3) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v0, xa) = v4 & (( ~ (v3 = 0) & doDivides0(v0, xa) = v3 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xa) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xa) & sdtasdt0(v0, v6) = v7))) | ( ~ (v2 = 0) & aElement0(v0) = v2))) | ( ~ (v2 = 0) & ~ (v1 = 0) & doDivides0(v0, xb) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xb) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xb) & sdtasdt0(v0, v6) = v7)))))
% 102.44/54.01 | (130) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (doDivides0(v3, v2) = v1) | ~ (doDivides0(v3, v2) = v0))
% 102.44/54.01 | (131) sdtasdt0(xa, all_0_2_2) = sz00
% 102.44/54.01 | (132) aElement0(xc) = 0
% 102.44/54.01 | (133) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (sdtasdt0(v2, v1) = v3) | ? [v4] : ((v4 = 0 & aElementOf0(v3, v0) = 0) | ( ~ (v4 = 0) & aElement0(v2) = v4)))
% 102.44/54.01 | (134) ! [v0] : (v0 = sz00 | ~ (aElement0(v0) = 0) | ? [v1] : (sbrdtbr0(v0) = v1 & aNaturalNumber0(v1) = 0))
% 102.44/54.01 | (135) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (sdtasdt0(v0, v5) = v3) | ? [v6] : (( ~ (v6 = 0) & aElement0(v5) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6)))
% 102.44/54.02 | (136) aDivisorOf0(xc, xb) = 0
% 102.44/54.02 | (137) ! [v0] : (v0 = sz00 | ~ (aElementOf0(v0, xI) = 0) | ? [v1] : ? [v2] : ( ~ (v2 = 0) & iLess0(v1, all_0_28_28) = v2 & sbrdtbr0(v0) = v1))
% 102.44/54.02 | (138) ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (smndt0(v0) = v1 & aElement0(v1) = 0))
% 102.44/54.02 | (139) aElement0(all_0_0_0) = 0
% 102.44/54.02 | (140) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v5 = 0 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = v5) | ? [v6] : (( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v1) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v0) = v6)))
% 102.44/54.02 | (141) sdtasdt0(xb, all_0_5_5) = xb
% 102.44/54.02 | (142) ! [v0] : ! [v1] : ( ~ (doDivides0(v0, xa) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ((v5 = xc & v4 = 0 & v2 = 0 & doDivides0(v0, xc) = 0 & sdtasdt0(v0, v3) = xc & aElement0(v3) = 0) | ( ~ (v3 = 0) & ~ (v2 = 0) & aDivisorOf0(v0, xb) = v3 & doDivides0(v0, xb) = v2 & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xb) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xb) & sdtasdt0(v0, v6) = v7))) | ( ~ (v3 = 0) & aDivisorOf0(v0, xa) = v3 & (( ~ (v2 = 0) & aElement0(v0) = v2) | ( ~ (v1 = 0) & ! [v6] : ( ~ (sdtasdt0(v0, v6) = xa) | ? [v7] : ( ~ (v7 = 0) & aElement0(v6) = v7)) & ! [v6] : ( ~ (aElement0(v6) = 0) | ? [v7] : ( ~ (v7 = xa) & sdtasdt0(v0, v6) = v7)))))))
% 102.44/54.02 | (143) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (aElementOf0(v3, v2) = v1) | ~ (aElementOf0(v3, v2) = v0))
% 102.44/54.02 | (144) ! [v0] : ! [v1] : (v1 = 0 | ~ (doDivides0(v0, xc) = v1) | ? [v2] : ? [v3] : ? [v4] : (( ~ (v4 = 0) & aDivisorOf0(v0, xa) = v4 & (( ~ (v3 = 0) & doDivides0(v0, xa) = v3 & ! [v5] : ( ~ (sdtasdt0(v0, v5) = xa) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v5] : ( ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = xa) & sdtasdt0(v0, v5) = v6))) | ( ~ (v2 = 0) & aElement0(v0) = v2))) | ( ~ (v3 = 0) & ~ (v2 = 0) & aDivisorOf0(v0, xb) = v3 & doDivides0(v0, xb) = v2 & ! [v5] : ( ~ (sdtasdt0(v0, v5) = xb) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v5] : ( ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = xb) & sdtasdt0(v0, v5) = v6)))))
% 102.44/54.02 | (145) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aNaturalNumber0(v2) = v1) | ~ (aNaturalNumber0(v2) = v0))
% 102.44/54.02 | (146) aElementOf0(xb, xI) = 0
% 102.44/54.02 | (147) ! [v0] : ! [v1] : ( ~ (doDivides0(v0, xc) = v1) | ? [v2] : ? [v3] : ? [v4] : ((v4 = xc & v3 = 0 & sdtasdt0(v0, v2) = xc & aElement0(v2) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v0, xa) = v4 & (( ~ (v3 = 0) & doDivides0(v0, xa) = v3 & ! [v5] : ( ~ (sdtasdt0(v0, v5) = xa) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v5] : ( ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = xa) & sdtasdt0(v0, v5) = v6))) | ( ~ (v2 = 0) & aElement0(v0) = v2))) | ( ~ (v3 = 0) & ~ (v2 = 0) & aDivisorOf0(v0, xb) = v3 & doDivides0(v0, xb) = v2 & ! [v5] : ( ~ (sdtasdt0(v0, v5) = xb) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v5] : ( ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = xb) & sdtasdt0(v0, v5) = v6)))))
% 102.44/54.02 | (148) ! [v0] : ! [v1] : ( ~ (slsdtgt0(v0) = v1) | ? [v2] : ((v2 = 0 & aIdeal0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/54.02 | (149) ! [v0] : ( ~ (aElementOf0(v0, all_0_29_29) = 0) | ? [v1] : (sdtasdt0(xb, v1) = v0 & aElement0(v1) = 0))
% 102.44/54.02 | (150) ! [v0] : ! [v1] : ( ~ (doDivides0(v1, v0) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ((v2 = 0 & aDivisorOf0(v1, v0) = 0) | ( ~ (v2 = 0) & aElement0(v1) = v2)))
% 102.44/54.02 | (151) smndt0(sz10) = all_0_31_31
% 102.44/54.02 | (152) ! [v0] : ! [v1] : ( ~ (sdtasdt0(all_0_31_31, v0) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(v0, all_0_31_31) = v1 & smndt0(v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/54.02 | (153) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v1, v0) = v2) | ? [v3] : ((v3 = v2 & sdtasdt0(v0, v1) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 102.44/54.02 | (154) ! [v0] : ! [v1] : ( ~ (aSet0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | aElement0(v1) = 0)
% 102.44/54.02 | (155) aElement0(all_0_1_1) = 0
% 102.44/54.02 | (156) aElement0(xb) = 0
% 102.44/54.02 | (157) aElementOf0(xa, all_0_30_30) = 0
% 102.44/54.02 | (158) ! [v0] : ! [v1] : ! [v2] : ( ~ (aElement0(v1) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ((v3 = 0 & v2 = 0 & doDivides0(v1, v0) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v1, v0) = v3)))
% 102.44/54.02 | (159) aElementOf0(all_0_7_7, all_0_30_30) = 0
% 102.44/54.02 | (160) ! [v0] : ! [v1] : ( ~ (sdtasdt0(sz10, v0) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtasdt0(v0, sz10) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/54.02 | (161) ! [v0] : ! [v1] : ! [v2] : ( ~ (aElementOf0(v0, xI) = 0) | ~ (sdtasdt0(v1, v0) = v2) | ? [v3] : ((v3 = 0 & aElementOf0(v2, xI) = 0) | ( ~ (v3 = 0) & aElement0(v1) = v3)))
% 102.44/54.02 | (162) ! [v0] : ! [v1] : ! [v2] : (v1 = 0 | ~ (aElementOf0(v0, all_0_29_29) = v1) | ~ (sdtasdt0(xb, v2) = v0) | ? [v3] : ( ~ (v3 = 0) & aElement0(v2) = v3))
% 102.44/54.02 | (163) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = 0 | ~ (aElementOf0(v0, xI) = v1) | ~ (sdtpldt0(v2, v3) = v0) | ? [v4] : (( ~ (v4 = 0) & aElementOf0(v3, all_0_29_29) = v4) | ( ~ (v4 = 0) & aElementOf0(v2, all_0_30_30) = v4)))
% 102.44/54.02 | (164) aElementOf0(xu, xI) = 0
% 102.44/54.02 | (165) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (smndt0(v2) = v1) | ~ (smndt0(v2) = v0))
% 102.44/54.02 | (166) ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(v0, all_0_31_31) = v1 & sdtasdt0(all_0_31_31, v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/54.02 | (167) ? [v0] : ? [v1] : sbrdtbr0(v0) = v1
% 102.44/54.02 | (168) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (sdtasdt0(v3, v2) = v4) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aIdeal0(v0) = v5) | ( ~ (v5 = 0) & aElement0(v3) = v5)))
% 102.44/54.02 | (169) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (misRelativelyPrime0(v3, v2) = v1) | ~ (misRelativelyPrime0(v3, v2) = v0))
% 102.44/54.02 | (170) aElement0(sz00) = 0
% 102.44/54.02 | (171) sdtpldt0(all_0_17_17, all_0_16_16) = all_0_23_23
% 102.44/54.02 | (172) ! [v0] : ! [v1] : ! [v2] : ( ~ (aDivisorOf0(v2, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v5 = 0 & v4 = 0 & ~ (v6 = 0) & aDivisorOf0(v3, v1) = 0 & aDivisorOf0(v3, v0) = 0 & doDivides0(v3, v2) = v6) | (v3 = 0 & aGcdOfAnd0(v2, v0, v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v2, v0) = v3)))
% 102.44/54.02 | (173) ! [v0] : ! [v1] : ! [v2] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (aElement0(v2) = 0) | ? [v3] : (aElementOf0(v3, v0) = 0 & sdtasdt0(v2, v1) = v3))
% 102.44/54.02 | (174) ~ (xb = sz00) | ~ (xa = sz00)
% 102.44/54.02 | (175) aElementOf0(all_0_8_8, xI) = 0
% 102.44/54.02 | (176) ? [v0] : ? [v1] : ? [v2] : aDivisorOf0(v1, v0) = v2
% 102.44/54.03 | (177) ! [v0] : ! [v1] : ! [v2] : ( ~ (doDivides0(v1, v0) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ((v3 = 0 & v2 = 0 & aElement0(v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v1, v0) = v3)))
% 102.44/54.03 | (178) slsdtgt0(xb) = all_0_29_29
% 102.44/54.03 | (179) ? [v0] : ? [v1] : ? [v2] : sdtasdt0(v1, v0) = v2
% 102.44/54.03 | (180) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aIdeal0(v2) = v1) | ~ (aIdeal0(v2) = v0))
% 102.44/54.03 | (181) ! [v0] : ! [v1] : ! [v2] : ( ~ (aElementOf0(v0, xI) = 0) | ~ (sdtpldt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aElementOf0(v2, xI) = 0) | ( ~ (v3 = 0) & aElementOf0(v1, xI) = v3)))
% 102.44/54.03 | (182) aElementOf0(all_0_21_21, all_0_30_30) = 0
% 102.44/54.03 | (183) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtpldt1(v3, v2) = v1) | ~ (sdtpldt1(v3, v2) = v0))
% 102.44/54.03 | (184) ? [v0] : ? [v1] : ? [v2] : doDivides0(v1, v0) = v2
% 102.44/54.03 | (185) ! [v0] : ! [v1] : (v0 = sz00 | ~ (sbrdtbr0(v0) = v1) | ? [v2] : ((v2 = 0 & aNaturalNumber0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/54.03 | (186) ! [v0] : ! [v1] : (v1 = sz00 | v0 = sz00 | ~ (sdtasdt0(v0, v1) = sz00) | ? [v2] : (( ~ (v2 = 0) & aElement0(v1) = v2) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/54.03 | (187) doDivides0(xu, xa) = 0
% 102.44/54.03 | (188) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ? [v4] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4)))
% 102.44/54.03 | (189) sdtpldt0(all_0_7_7, all_0_6_6) = all_0_8_8
% 102.44/54.03 | (190) aDivisorOf0(xu, xb) = all_0_26_26
% 102.44/54.03 | (191) sdtasdt0(xa, all_0_14_14) = all_0_12_12
% 102.44/54.03 | (192) ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (aDivisorOf0(v1, v0) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : (( ~ (v3 = 0) & doDivides0(v1, v0) = v3) | ( ~ (v3 = 0) & aElement0(v1) = v3)))
% 102.44/54.03 | (193) slsdtgt0(xa) = all_0_30_30
% 102.44/54.03 | (194) aElementOf0(all_0_20_20, all_0_29_29) = 0
% 102.44/54.03 | (195) sdtasdt0(xc, all_0_1_1) = xb
% 102.44/54.03 | (196) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aSet0(v2) = v1) | ~ (aSet0(v2) = v0))
% 102.44/54.03 | (197) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v0) = 0) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v2) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v4, v1) = v5)))
% 102.44/54.03 | (198) ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (sdtpldt0(v1, v0) = sz00 & sdtpldt0(v0, v1) = sz00 & smndt0(v0) = v1))
% 102.44/54.03 | (199) ? [v0] : ? [v1] : smndt0(v0) = v1
% 102.44/54.03 | (200) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v1) = v5) | ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v2) = v6)))
% 102.44/54.03 | (201) aGcdOfAnd0(xc, xa, xb) = 0
% 102.44/54.03 | (202) doDivides0(xc, xa) = 0
% 102.44/54.03 | (203) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ! [v6] : ! [v7] : (v5 = 0 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = v5) | ~ (sdtpldt0(v6, v7) = v4) | ? [v8] : (( ~ (v8 = 0) & aSet0(v1) = v8) | ( ~ (v8 = 0) & aSet0(v0) = v8) | ( ~ (v8 = 0) & aElementOf0(v7, v1) = v8) | ( ~ (v8 = 0) & aElementOf0(v6, v0) = v8)))
% 102.44/54.03 | (204) ? [v0] : ? [v1] : aSet0(v0) = v1
% 102.44/54.03 | (205) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v4 = 0 | ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (doDivides0(v3, v2) = v4) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v5] : (( ~ (v5 = 0) & aDivisorOf0(v3, v1) = v5) | ( ~ (v5 = 0) & aDivisorOf0(v3, v0) = v5)))
% 102.44/54.03 | (206) aElement0(all_0_4_4) = 0
% 102.44/54.03 | (207) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt0(v1, v2) = v3) | ~ (sdtpldt0(v0, v3) = v4) | ? [v5] : ? [v6] : ((v6 = v4 & sdtpldt0(v5, v2) = v4 & sdtpldt0(v0, v1) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 102.44/54.03 | (208) ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtasdt0(v0, sz00) = sz00 & sdtasdt0(sz00, v0) = sz00))
% 102.44/54.03 | (209) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtpldt0(v3, v2) = v1) | ~ (sdtpldt0(v3, v2) = v0))
% 102.44/54.03 | (210) ? [v0] : ? [v1] : ? [v2] : sdtpldt0(v1, v0) = v2
% 102.44/54.03 | (211) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aElement0(v2) = v1) | ~ (aElement0(v2) = v0))
% 102.44/54.03 | (212) ? [v0] : ? [v1] : aNaturalNumber0(v0) = v1
% 102.44/54.03 | (213) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (aElement0(v3) = 0) | ? [v4] : ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0 & sdtasdt0(v3, v2) = v4) | ( ~ (v4 = 0) & aIdeal0(v0) = v4)))
% 102.44/54.03 | (214) sdtasdt0(xa, all_0_3_3) = xa
% 102.44/54.03 | (215) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasdt0(v2, v0) = v4) | ~ (sdtasdt0(v1, v0) = v3) | ~ (sdtpldt0(v3, v4) = v5) | ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v5 & v10 = v7 & sdtasdt0(v6, v0) = v5 & sdtasdt0(v0, v6) = v7 & sdtasdt0(v0, v2) = v9 & sdtasdt0(v0, v1) = v8 & sdtpldt0(v8, v9) = v7 & sdtpldt0(v1, v2) = v6) | ( ~ (v6 = 0) & aElement0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6)))
% 102.44/54.03 | (216) ~ (xu = sz00)
% 102.44/54.03 | (217) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = v2 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v3) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4) | (( ! [v11] : ! [v12] : ( ~ (sdtpldt0(v11, v12) = v4) | ? [v13] : (( ~ (v13 = 0) & aElementOf0(v12, v1) = v13) | ( ~ (v13 = 0) & aElementOf0(v11, v0) = v13))) | ( ~ (v5 = 0) & aElementOf0(v4, v3) = v5)) & ((v10 = v4 & v9 = 0 & v8 = 0 & aElementOf0(v7, v1) = 0 & aElementOf0(v6, v0) = 0 & sdtpldt0(v6, v7) = v4) | (v5 = 0 & aElementOf0(v4, v3) = 0)))))
% 102.44/54.03 | (218) aElementOf0(all_0_23_23, xI) = 0
% 102.44/54.03 | (219) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt1(v0, v1) = v2) | ~ (aElement0(v4) = 0) | ~ (aElement0(v3) = 0) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ((v8 = 0 & v7 = 0 & v6 = 0 & sdteqdtlpzmzozddtrp0(v5, v4, v1) = 0 & sdteqdtlpzmzozddtrp0(v5, v3, v0) = 0 & aElement0(v5) = 0) | (v6 = 0 & ~ (v7 = 0) & aElementOf0(v5, v2) = v7 & aElement0(v5) = 0) | ( ~ (v5 = 0) & aIdeal0(v1) = v5) | ( ~ (v5 = 0) & aIdeal0(v0) = v5)))
% 102.44/54.03 | (220) ! [v0] : ! [v1] : (v1 = 0 | ~ (aIdeal0(v0) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : ((v3 = 0 & aElementOf0(v2, v0) = 0 & ((v5 = 0 & ~ (v7 = 0) & aElementOf0(v6, v0) = v7 & aElementOf0(v4, v0) = 0 & sdtpldt0(v2, v4) = v6) | (v5 = 0 & ~ (v7 = 0) & aElementOf0(v6, v0) = v7 & sdtasdt0(v4, v2) = v6 & aElement0(v4) = 0))) | ( ~ (v2 = 0) & aSet0(v0) = v2)))
% 102.44/54.04 | (221) ! [v0] : ! [v1] : ! [v2] : (v1 = 0 | ~ (aElementOf0(v0, all_0_30_30) = v1) | ~ (sdtasdt0(xa, v2) = v0) | ? [v3] : ( ~ (v3 = 0) & aElement0(v2) = v3))
% 102.44/54.04 | (222) ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ? [v3] : ( ~ (v3 = 0) & aElement0(v0) = v3))
% 102.44/54.04 | (223) ~ (xr = sz00)
% 102.44/54.04 | (224) sdtasdt0(xb, all_0_13_13) = all_0_11_11
% 102.44/54.04 | (225) aElement0(sz10) = 0
% 102.44/54.04 | (226) ! [v0] : ! [v1] : ( ~ (sdtpldt0(v0, sz00) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtpldt0(sz00, v0) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 102.44/54.04 | (227) ! [v0] : ! [v1] : ! [v2] : ( ~ (aDivisorOf0(v2, v0) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v5 = 0 & v4 = 0 & ~ (v6 = 0) & aDivisorOf0(v3, v1) = 0 & aDivisorOf0(v3, v0) = 0 & doDivides0(v3, v2) = v6) | (v3 = 0 & aGcdOfAnd0(v2, v0, v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v2, v1) = v3)))
% 102.44/54.04 | (228) sdtpldt0(all_0_19_19, all_0_18_18) = xb
% 102.44/54.04 | (229) aIdeal0(xI) = 0
% 102.44/54.04 | (230) aElement0(all_0_2_2) = 0
% 102.44/54.04 | (231) aElementOf0(all_0_17_17, all_0_30_30) = 0
% 102.44/54.04 | (232) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtasdt0(v3, v2) = v1) | ~ (sdtasdt0(v3, v2) = v0))
% 102.44/54.04 | (233) ! [v0] : ! [v1] : ! [v2] : ( ~ (aGcdOfAnd0(sz10, v0, v1) = v2) | ? [v3] : (( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3) | (( ~ (v2 = 0) | (v3 = 0 & misRelativelyPrime0(v0, v1) = 0)) & (v2 = 0 | ( ~ (v3 = 0) & misRelativelyPrime0(v0, v1) = v3)))))
% 102.44/54.04 | (234) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v1, v0) = v2) | ? [v3] : ((v3 = v2 & sdtpldt0(v0, v1) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 102.44/54.04 | (235) ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (aSet0(v0) = 0) | ~ (aElement0(v1) = v2) | ? [v3] : ( ~ (v3 = 0) & aElementOf0(v1, v0) = v3))
% 102.44/54.04 | (236) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aElement0(v2) = 0) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (154) with xu, xI and discharging atoms aSet0(xI) = 0, aElementOf0(xu, xI) = 0, yields:
% 102.44/54.04 | (237) aElement0(xu) = 0
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (25) with all_0_25_25, xu, xq and discharging atoms sdtasdt0(xq, xu) = all_0_25_25, yields:
% 102.44/54.04 | (238) ? [v0] : ((v0 = 0 & aElement0(all_0_25_25) = 0) | ( ~ (v0 = 0) & aElement0(xq) = v0) | ( ~ (v0 = 0) & aElement0(xu) = v0))
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (25) with xa, all_0_15_15, xu and discharging atoms sdtasdt0(xu, all_0_15_15) = xa, yields:
% 102.44/54.04 | (239) ? [v0] : ((v0 = 0 & aElement0(xa) = 0) | ( ~ (v0 = 0) & aElement0(all_0_15_15) = v0) | ( ~ (v0 = 0) & aElement0(xu) = v0))
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (25) with all_0_11_11, all_0_13_13, xb and discharging atoms sdtasdt0(xb, all_0_13_13) = all_0_11_11, yields:
% 102.44/54.04 | (240) ? [v0] : ((v0 = 0 & aElement0(all_0_11_11) = 0) | ( ~ (v0 = 0) & aElement0(all_0_13_13) = v0) | ( ~ (v0 = 0) & aElement0(xb) = v0))
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (25) with all_0_12_12, all_0_14_14, xa and discharging atoms sdtasdt0(xa, all_0_14_14) = all_0_12_12, yields:
% 102.44/54.04 | (241) ? [v0] : ((v0 = 0 & aElement0(all_0_12_12) = 0) | ( ~ (v0 = 0) & aElement0(all_0_14_14) = v0) | ( ~ (v0 = 0) & aElement0(xa) = v0))
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (236) with xu, all_0_11_11, all_0_12_12 and discharging atoms sdtpldt0(all_0_12_12, all_0_11_11) = xu, yields:
% 102.44/54.04 | (242) ? [v0] : ((v0 = 0 & aElement0(xu) = 0) | ( ~ (v0 = 0) & aElement0(all_0_11_11) = v0) | ( ~ (v0 = 0) & aElement0(all_0_12_12) = v0))
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (207) with all_0_22_22, xb, xr, all_0_25_25, all_0_23_23 and discharging atoms sdtpldt0(all_0_23_23, xb) = all_0_22_22, sdtpldt0(all_0_25_25, xr) = xb, yields:
% 102.44/54.04 | (243) ? [v0] : ? [v1] : ((v1 = all_0_22_22 & sdtpldt0(v0, xr) = all_0_22_22 & sdtpldt0(all_0_23_23, all_0_25_25) = v0) | ( ~ (v0 = 0) & aElement0(all_0_23_23) = v0) | ( ~ (v0 = 0) & aElement0(all_0_25_25) = v0) | ( ~ (v0 = 0) & aElement0(xr) = v0))
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (20) with all_0_23_23, all_0_25_25 and discharging atoms smndt0(all_0_25_25) = all_0_23_23, yields:
% 102.44/54.04 | (244) ? [v0] : ? [v1] : ((v1 = sz00 & v0 = sz00 & sdtpldt0(all_0_23_23, all_0_25_25) = sz00 & sdtpldt0(all_0_25_25, all_0_23_23) = sz00) | ( ~ (v0 = 0) & aElement0(all_0_25_25) = v0))
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (94) with all_0_23_23, all_0_25_25 and discharging atoms smndt0(all_0_25_25) = all_0_23_23, yields:
% 102.44/54.04 | (245) ? [v0] : ((v0 = 0 & aElement0(all_0_23_23) = 0) | ( ~ (v0 = 0) & aElement0(all_0_25_25) = v0))
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (91) with xr and discharging atoms aElement0(xr) = 0, yields:
% 102.44/54.04 | (246) sdtpldt0(xr, sz00) = xr & sdtpldt0(sz00, xr) = xr
% 102.44/54.04 |
% 102.44/54.04 | Applying alpha-rule on (246) yields:
% 102.44/54.04 | (247) sdtpldt0(xr, sz00) = xr
% 102.44/54.04 | (248) sdtpldt0(sz00, xr) = xr
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (150) with xu, xa and discharging atoms doDivides0(xu, xa) = 0, aElement0(xa) = 0, yields:
% 102.44/54.04 | (249) ? [v0] : ((v0 = 0 & aDivisorOf0(xu, xa) = 0) | ( ~ (v0 = 0) & aElement0(xu) = v0))
% 102.44/54.04 |
% 102.44/54.04 | Instantiating formula (177) with 0, xu, xa and discharging atoms doDivides0(xu, xa) = 0, aElement0(xa) = 0, yields:
% 102.44/54.04 | (250) ? [v0] : ((v0 = 0 & aElement0(xu) = 0) | ( ~ (v0 = 0) & aDivisorOf0(xu, xa) = v0))
% 102.44/54.04 |
% 102.44/54.04 | Instantiating (249) with all_270_0_448 yields:
% 102.44/54.04 | (251) (all_270_0_448 = 0 & aDivisorOf0(xu, xa) = 0) | ( ~ (all_270_0_448 = 0) & aElement0(xu) = all_270_0_448)
% 102.44/54.04 |
% 102.44/54.04 | Instantiating (250) with all_290_0_504 yields:
% 102.44/54.04 | (252) (all_290_0_504 = 0 & aElement0(xu) = 0) | ( ~ (all_290_0_504 = 0) & aDivisorOf0(xu, xa) = all_290_0_504)
% 102.44/54.04 |
% 102.44/54.04 | Instantiating (245) with all_727_0_1099 yields:
% 102.44/54.04 | (253) (all_727_0_1099 = 0 & aElement0(all_0_23_23) = 0) | ( ~ (all_727_0_1099 = 0) & aElement0(all_0_25_25) = all_727_0_1099)
% 102.44/54.04 |
% 102.44/54.04 | Instantiating (242) with all_742_0_1124 yields:
% 102.44/54.04 | (254) (all_742_0_1124 = 0 & aElement0(xu) = 0) | ( ~ (all_742_0_1124 = 0) & aElement0(all_0_11_11) = all_742_0_1124) | ( ~ (all_742_0_1124 = 0) & aElement0(all_0_12_12) = all_742_0_1124)
% 102.44/54.04 |
% 102.44/54.04 | Instantiating (240) with all_756_0_1147 yields:
% 102.44/54.04 | (255) (all_756_0_1147 = 0 & aElement0(all_0_11_11) = 0) | ( ~ (all_756_0_1147 = 0) & aElement0(all_0_13_13) = all_756_0_1147) | ( ~ (all_756_0_1147 = 0) & aElement0(xb) = all_756_0_1147)
% 102.44/54.04 |
% 102.44/54.04 | Instantiating (244) with all_766_0_1167, all_766_1_1168 yields:
% 102.44/54.04 | (256) (all_766_0_1167 = sz00 & all_766_1_1168 = sz00 & sdtpldt0(all_0_23_23, all_0_25_25) = sz00 & sdtpldt0(all_0_25_25, all_0_23_23) = sz00) | ( ~ (all_766_1_1168 = 0) & aElement0(all_0_25_25) = all_766_1_1168)
% 102.44/54.04 |
% 102.44/54.04 | Instantiating (243) with all_785_0_1223, all_785_1_1224 yields:
% 102.44/54.04 | (257) (all_785_0_1223 = all_0_22_22 & sdtpldt0(all_785_1_1224, xr) = all_0_22_22 & sdtpldt0(all_0_23_23, all_0_25_25) = all_785_1_1224) | ( ~ (all_785_1_1224 = 0) & aElement0(all_0_23_23) = all_785_1_1224) | ( ~ (all_785_1_1224 = 0) & aElement0(all_0_25_25) = all_785_1_1224) | ( ~ (all_785_1_1224 = 0) & aElement0(xr) = all_785_1_1224)
% 102.44/54.04 |
% 102.44/54.05 | Instantiating (239) with all_829_0_1324 yields:
% 102.44/54.05 | (258) (all_829_0_1324 = 0 & aElement0(xa) = 0) | ( ~ (all_829_0_1324 = 0) & aElement0(all_0_15_15) = all_829_0_1324) | ( ~ (all_829_0_1324 = 0) & aElement0(xu) = all_829_0_1324)
% 102.44/54.05 |
% 102.44/54.05 | Instantiating (238) with all_830_0_1325 yields:
% 102.44/54.05 | (259) (all_830_0_1325 = 0 & aElement0(all_0_25_25) = 0) | ( ~ (all_830_0_1325 = 0) & aElement0(xq) = all_830_0_1325) | ( ~ (all_830_0_1325 = 0) & aElement0(xu) = all_830_0_1325)
% 102.44/54.05 |
% 102.44/54.05 | Instantiating (241) with all_831_0_1326 yields:
% 102.44/54.05 | (260) (all_831_0_1326 = 0 & aElement0(all_0_12_12) = 0) | ( ~ (all_831_0_1326 = 0) & aElement0(all_0_14_14) = all_831_0_1326) | ( ~ (all_831_0_1326 = 0) & aElement0(xa) = all_831_0_1326)
% 102.44/54.05 |
% 102.44/54.05 +-Applying beta-rule and splitting (251), into two cases.
% 102.44/54.05 |-Branch one:
% 102.44/54.05 | (261) all_270_0_448 = 0 & aDivisorOf0(xu, xa) = 0
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (261) yields:
% 102.44/54.05 | (262) all_270_0_448 = 0
% 102.44/54.05 | (263) aDivisorOf0(xu, xa) = 0
% 102.44/54.05 |
% 102.44/54.05 +-Applying beta-rule and splitting (252), into two cases.
% 102.44/54.05 |-Branch one:
% 102.44/54.05 | (264) all_290_0_504 = 0 & aElement0(xu) = 0
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (264) yields:
% 102.44/54.05 | (265) all_290_0_504 = 0
% 102.44/54.05 | (237) aElement0(xu) = 0
% 102.44/54.05 |
% 102.44/54.05 +-Applying beta-rule and splitting (260), into two cases.
% 102.44/54.05 |-Branch one:
% 102.44/54.05 | (267) (all_831_0_1326 = 0 & aElement0(all_0_12_12) = 0) | ( ~ (all_831_0_1326 = 0) & aElement0(all_0_14_14) = all_831_0_1326)
% 102.44/54.05 |
% 102.44/54.05 +-Applying beta-rule and splitting (267), into two cases.
% 102.44/54.05 |-Branch one:
% 102.44/54.05 | (268) all_831_0_1326 = 0 & aElement0(all_0_12_12) = 0
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (268) yields:
% 102.44/54.05 | (269) all_831_0_1326 = 0
% 102.44/54.05 | (270) aElement0(all_0_12_12) = 0
% 102.44/54.05 |
% 102.44/54.05 +-Applying beta-rule and splitting (259), into two cases.
% 102.44/54.05 |-Branch one:
% 102.44/54.05 | (271) (all_830_0_1325 = 0 & aElement0(all_0_25_25) = 0) | ( ~ (all_830_0_1325 = 0) & aElement0(xq) = all_830_0_1325)
% 102.44/54.05 |
% 102.44/54.05 +-Applying beta-rule and splitting (271), into two cases.
% 102.44/54.05 |-Branch one:
% 102.44/54.05 | (272) all_830_0_1325 = 0 & aElement0(all_0_25_25) = 0
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (272) yields:
% 102.44/54.05 | (273) all_830_0_1325 = 0
% 102.44/54.05 | (274) aElement0(all_0_25_25) = 0
% 102.44/54.05 |
% 102.44/54.05 +-Applying beta-rule and splitting (253), into two cases.
% 102.44/54.05 |-Branch one:
% 102.44/54.05 | (275) all_727_0_1099 = 0 & aElement0(all_0_23_23) = 0
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (275) yields:
% 102.44/54.05 | (276) all_727_0_1099 = 0
% 102.44/54.05 | (277) aElement0(all_0_23_23) = 0
% 102.44/54.05 |
% 102.44/54.05 +-Applying beta-rule and splitting (256), into two cases.
% 102.44/54.05 |-Branch one:
% 102.44/54.05 | (278) all_766_0_1167 = sz00 & all_766_1_1168 = sz00 & sdtpldt0(all_0_23_23, all_0_25_25) = sz00 & sdtpldt0(all_0_25_25, all_0_23_23) = sz00
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (278) yields:
% 102.44/54.05 | (279) all_766_0_1167 = sz00
% 102.44/54.05 | (280) all_766_1_1168 = sz00
% 102.44/54.05 | (281) sdtpldt0(all_0_23_23, all_0_25_25) = sz00
% 102.44/54.05 | (282) sdtpldt0(all_0_25_25, all_0_23_23) = sz00
% 102.44/54.05 |
% 102.44/54.05 +-Applying beta-rule and splitting (257), into two cases.
% 102.44/54.05 |-Branch one:
% 102.44/54.05 | (283) (all_785_0_1223 = all_0_22_22 & sdtpldt0(all_785_1_1224, xr) = all_0_22_22 & sdtpldt0(all_0_23_23, all_0_25_25) = all_785_1_1224) | ( ~ (all_785_1_1224 = 0) & aElement0(all_0_23_23) = all_785_1_1224) | ( ~ (all_785_1_1224 = 0) & aElement0(all_0_25_25) = all_785_1_1224)
% 102.44/54.05 |
% 102.44/54.05 +-Applying beta-rule and splitting (283), into two cases.
% 102.44/54.05 |-Branch one:
% 102.44/54.05 | (284) (all_785_0_1223 = all_0_22_22 & sdtpldt0(all_785_1_1224, xr) = all_0_22_22 & sdtpldt0(all_0_23_23, all_0_25_25) = all_785_1_1224) | ( ~ (all_785_1_1224 = 0) & aElement0(all_0_23_23) = all_785_1_1224)
% 102.44/54.05 |
% 102.44/54.05 +-Applying beta-rule and splitting (284), into two cases.
% 102.44/54.05 |-Branch one:
% 102.44/54.05 | (285) all_785_0_1223 = all_0_22_22 & sdtpldt0(all_785_1_1224, xr) = all_0_22_22 & sdtpldt0(all_0_23_23, all_0_25_25) = all_785_1_1224
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (285) yields:
% 102.44/54.05 | (286) all_785_0_1223 = all_0_22_22
% 102.44/54.05 | (287) sdtpldt0(all_785_1_1224, xr) = all_0_22_22
% 102.44/54.05 | (288) sdtpldt0(all_0_23_23, all_0_25_25) = all_785_1_1224
% 102.44/54.05 |
% 102.44/54.05 | Instantiating formula (209) with all_0_23_23, all_0_25_25, sz00, all_785_1_1224 and discharging atoms sdtpldt0(all_0_23_23, all_0_25_25) = all_785_1_1224, sdtpldt0(all_0_23_23, all_0_25_25) = sz00, yields:
% 102.44/54.05 | (289) all_785_1_1224 = sz00
% 102.44/54.05 |
% 102.44/54.05 | From (289) and (287) follows:
% 102.44/54.05 | (290) sdtpldt0(sz00, xr) = all_0_22_22
% 102.44/54.05 |
% 102.44/54.05 | Instantiating formula (209) with sz00, xr, all_0_22_22, xr and discharging atoms sdtpldt0(sz00, xr) = all_0_22_22, sdtpldt0(sz00, xr) = xr, yields:
% 102.44/54.05 | (291) all_0_22_22 = xr
% 102.44/54.05 |
% 102.44/54.05 | Equations (291) can reduce 87 to:
% 102.44/54.05 | (292) $false
% 102.44/54.05 |
% 102.44/54.05 |-The branch is then unsatisfiable
% 102.44/54.05 |-Branch two:
% 102.44/54.05 | (293) ~ (all_785_1_1224 = 0) & aElement0(all_0_23_23) = all_785_1_1224
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (293) yields:
% 102.44/54.05 | (294) ~ (all_785_1_1224 = 0)
% 102.44/54.05 | (295) aElement0(all_0_23_23) = all_785_1_1224
% 102.44/54.05 |
% 102.44/54.05 | Instantiating formula (211) with all_0_23_23, 0, all_785_1_1224 and discharging atoms aElement0(all_0_23_23) = all_785_1_1224, aElement0(all_0_23_23) = 0, yields:
% 102.44/54.05 | (296) all_785_1_1224 = 0
% 102.44/54.05 |
% 102.44/54.05 | Equations (296) can reduce 294 to:
% 102.44/54.05 | (292) $false
% 102.44/54.05 |
% 102.44/54.05 |-The branch is then unsatisfiable
% 102.44/54.05 |-Branch two:
% 102.44/54.05 | (298) ~ (all_785_1_1224 = 0) & aElement0(all_0_25_25) = all_785_1_1224
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (298) yields:
% 102.44/54.05 | (294) ~ (all_785_1_1224 = 0)
% 102.44/54.05 | (300) aElement0(all_0_25_25) = all_785_1_1224
% 102.44/54.05 |
% 102.44/54.05 | Instantiating formula (211) with all_0_25_25, 0, all_785_1_1224 and discharging atoms aElement0(all_0_25_25) = all_785_1_1224, aElement0(all_0_25_25) = 0, yields:
% 102.44/54.05 | (296) all_785_1_1224 = 0
% 102.44/54.05 |
% 102.44/54.05 | Equations (296) can reduce 294 to:
% 102.44/54.05 | (292) $false
% 102.44/54.05 |
% 102.44/54.05 |-The branch is then unsatisfiable
% 102.44/54.05 |-Branch two:
% 102.44/54.05 | (303) ~ (all_785_1_1224 = 0) & aElement0(xr) = all_785_1_1224
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (303) yields:
% 102.44/54.05 | (294) ~ (all_785_1_1224 = 0)
% 102.44/54.05 | (305) aElement0(xr) = all_785_1_1224
% 102.44/54.05 |
% 102.44/54.05 | Instantiating formula (211) with xr, all_785_1_1224, 0 and discharging atoms aElement0(xr) = all_785_1_1224, aElement0(xr) = 0, yields:
% 102.44/54.05 | (296) all_785_1_1224 = 0
% 102.44/54.05 |
% 102.44/54.05 | Equations (296) can reduce 294 to:
% 102.44/54.05 | (292) $false
% 102.44/54.05 |
% 102.44/54.05 |-The branch is then unsatisfiable
% 102.44/54.05 |-Branch two:
% 102.44/54.05 | (308) ~ (all_766_1_1168 = 0) & aElement0(all_0_25_25) = all_766_1_1168
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (308) yields:
% 102.44/54.05 | (309) ~ (all_766_1_1168 = 0)
% 102.44/54.05 | (310) aElement0(all_0_25_25) = all_766_1_1168
% 102.44/54.05 |
% 102.44/54.05 | Instantiating formula (211) with all_0_25_25, 0, all_766_1_1168 and discharging atoms aElement0(all_0_25_25) = all_766_1_1168, aElement0(all_0_25_25) = 0, yields:
% 102.44/54.05 | (311) all_766_1_1168 = 0
% 102.44/54.05 |
% 102.44/54.05 | Equations (311) can reduce 309 to:
% 102.44/54.05 | (292) $false
% 102.44/54.05 |
% 102.44/54.05 |-The branch is then unsatisfiable
% 102.44/54.05 |-Branch two:
% 102.44/54.05 | (313) ~ (all_727_0_1099 = 0) & aElement0(all_0_25_25) = all_727_0_1099
% 102.44/54.05 |
% 102.44/54.05 | Applying alpha-rule on (313) yields:
% 102.44/54.05 | (314) ~ (all_727_0_1099 = 0)
% 102.44/54.05 | (315) aElement0(all_0_25_25) = all_727_0_1099
% 102.44/54.05 |
% 102.44/54.05 | Instantiating formula (211) with all_0_25_25, 0, all_727_0_1099 and discharging atoms aElement0(all_0_25_25) = all_727_0_1099, aElement0(all_0_25_25) = 0, yields:
% 102.44/54.05 | (276) all_727_0_1099 = 0
% 102.44/54.05 |
% 102.44/54.05 | Equations (276) can reduce 314 to:
% 102.44/54.05 | (292) $false
% 102.44/54.05 |
% 102.44/54.05 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (318) ~ (all_830_0_1325 = 0) & aElement0(xq) = all_830_0_1325
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (318) yields:
% 102.44/54.06 | (319) ~ (all_830_0_1325 = 0)
% 102.44/54.06 | (320) aElement0(xq) = all_830_0_1325
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (211) with xq, all_830_0_1325, 0 and discharging atoms aElement0(xq) = all_830_0_1325, aElement0(xq) = 0, yields:
% 102.44/54.06 | (273) all_830_0_1325 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (273) can reduce 319 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (323) ~ (all_830_0_1325 = 0) & aElement0(xu) = all_830_0_1325
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (323) yields:
% 102.44/54.06 | (319) ~ (all_830_0_1325 = 0)
% 102.44/54.06 | (325) aElement0(xu) = all_830_0_1325
% 102.44/54.06 |
% 102.44/54.06 +-Applying beta-rule and splitting (255), into two cases.
% 102.44/54.06 |-Branch one:
% 102.44/54.06 | (326) (all_756_0_1147 = 0 & aElement0(all_0_11_11) = 0) | ( ~ (all_756_0_1147 = 0) & aElement0(all_0_13_13) = all_756_0_1147)
% 102.44/54.06 |
% 102.44/54.06 +-Applying beta-rule and splitting (326), into two cases.
% 102.44/54.06 |-Branch one:
% 102.44/54.06 | (327) all_756_0_1147 = 0 & aElement0(all_0_11_11) = 0
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (327) yields:
% 102.44/54.06 | (328) all_756_0_1147 = 0
% 102.44/54.06 | (329) aElement0(all_0_11_11) = 0
% 102.44/54.06 |
% 102.44/54.06 +-Applying beta-rule and splitting (254), into two cases.
% 102.44/54.06 |-Branch one:
% 102.44/54.06 | (330) (all_742_0_1124 = 0 & aElement0(xu) = 0) | ( ~ (all_742_0_1124 = 0) & aElement0(all_0_11_11) = all_742_0_1124)
% 102.44/54.06 |
% 102.44/54.06 +-Applying beta-rule and splitting (330), into two cases.
% 102.44/54.06 |-Branch one:
% 102.44/54.06 | (331) all_742_0_1124 = 0 & aElement0(xu) = 0
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (331) yields:
% 102.44/54.06 | (332) all_742_0_1124 = 0
% 102.44/54.06 | (237) aElement0(xu) = 0
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (211) with xu, 0, all_830_0_1325 and discharging atoms aElement0(xu) = all_830_0_1325, aElement0(xu) = 0, yields:
% 102.44/54.06 | (273) all_830_0_1325 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (273) can reduce 319 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (336) ~ (all_742_0_1124 = 0) & aElement0(all_0_11_11) = all_742_0_1124
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (336) yields:
% 102.44/54.06 | (337) ~ (all_742_0_1124 = 0)
% 102.44/54.06 | (338) aElement0(all_0_11_11) = all_742_0_1124
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (211) with all_0_11_11, 0, all_742_0_1124 and discharging atoms aElement0(all_0_11_11) = all_742_0_1124, aElement0(all_0_11_11) = 0, yields:
% 102.44/54.06 | (332) all_742_0_1124 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (332) can reduce 337 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (341) ~ (all_742_0_1124 = 0) & aElement0(all_0_12_12) = all_742_0_1124
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (341) yields:
% 102.44/54.06 | (337) ~ (all_742_0_1124 = 0)
% 102.44/54.06 | (343) aElement0(all_0_12_12) = all_742_0_1124
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (211) with all_0_12_12, 0, all_742_0_1124 and discharging atoms aElement0(all_0_12_12) = all_742_0_1124, aElement0(all_0_12_12) = 0, yields:
% 102.44/54.06 | (332) all_742_0_1124 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (332) can reduce 337 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (346) ~ (all_756_0_1147 = 0) & aElement0(all_0_13_13) = all_756_0_1147
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (346) yields:
% 102.44/54.06 | (347) ~ (all_756_0_1147 = 0)
% 102.44/54.06 | (348) aElement0(all_0_13_13) = all_756_0_1147
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (211) with all_0_13_13, all_756_0_1147, 0 and discharging atoms aElement0(all_0_13_13) = all_756_0_1147, aElement0(all_0_13_13) = 0, yields:
% 102.44/54.06 | (328) all_756_0_1147 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (328) can reduce 347 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (351) ~ (all_756_0_1147 = 0) & aElement0(xb) = all_756_0_1147
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (351) yields:
% 102.44/54.06 | (347) ~ (all_756_0_1147 = 0)
% 102.44/54.06 | (353) aElement0(xb) = all_756_0_1147
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (211) with xb, all_756_0_1147, 0 and discharging atoms aElement0(xb) = all_756_0_1147, aElement0(xb) = 0, yields:
% 102.44/54.06 | (328) all_756_0_1147 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (328) can reduce 347 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (356) ~ (all_831_0_1326 = 0) & aElement0(all_0_14_14) = all_831_0_1326
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (356) yields:
% 102.44/54.06 | (357) ~ (all_831_0_1326 = 0)
% 102.44/54.06 | (358) aElement0(all_0_14_14) = all_831_0_1326
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (211) with all_0_14_14, all_831_0_1326, 0 and discharging atoms aElement0(all_0_14_14) = all_831_0_1326, aElement0(all_0_14_14) = 0, yields:
% 102.44/54.06 | (269) all_831_0_1326 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (269) can reduce 357 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (361) ~ (all_831_0_1326 = 0) & aElement0(xa) = all_831_0_1326
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (361) yields:
% 102.44/54.06 | (357) ~ (all_831_0_1326 = 0)
% 102.44/54.06 | (363) aElement0(xa) = all_831_0_1326
% 102.44/54.06 |
% 102.44/54.06 +-Applying beta-rule and splitting (258), into two cases.
% 102.44/54.06 |-Branch one:
% 102.44/54.06 | (364) (all_829_0_1324 = 0 & aElement0(xa) = 0) | ( ~ (all_829_0_1324 = 0) & aElement0(all_0_15_15) = all_829_0_1324)
% 102.44/54.06 |
% 102.44/54.06 +-Applying beta-rule and splitting (364), into two cases.
% 102.44/54.06 |-Branch one:
% 102.44/54.06 | (365) all_829_0_1324 = 0 & aElement0(xa) = 0
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (365) yields:
% 102.44/54.06 | (366) all_829_0_1324 = 0
% 102.44/54.06 | (73) aElement0(xa) = 0
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (211) with xa, all_831_0_1326, 0 and discharging atoms aElement0(xa) = all_831_0_1326, aElement0(xa) = 0, yields:
% 102.44/54.06 | (269) all_831_0_1326 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (269) can reduce 357 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (370) ~ (all_829_0_1324 = 0) & aElement0(all_0_15_15) = all_829_0_1324
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (370) yields:
% 102.44/54.06 | (371) ~ (all_829_0_1324 = 0)
% 102.44/54.06 | (372) aElement0(all_0_15_15) = all_829_0_1324
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (211) with all_0_15_15, all_829_0_1324, 0 and discharging atoms aElement0(all_0_15_15) = all_829_0_1324, aElement0(all_0_15_15) = 0, yields:
% 102.44/54.06 | (366) all_829_0_1324 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (366) can reduce 371 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (375) ~ (all_829_0_1324 = 0) & aElement0(xu) = all_829_0_1324
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (375) yields:
% 102.44/54.06 | (371) ~ (all_829_0_1324 = 0)
% 102.44/54.06 | (377) aElement0(xu) = all_829_0_1324
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (211) with xu, 0, all_829_0_1324 and discharging atoms aElement0(xu) = all_829_0_1324, aElement0(xu) = 0, yields:
% 102.44/54.06 | (366) all_829_0_1324 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (366) can reduce 371 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (380) ~ (all_290_0_504 = 0) & aDivisorOf0(xu, xa) = all_290_0_504
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (380) yields:
% 102.44/54.06 | (381) ~ (all_290_0_504 = 0)
% 102.44/54.06 | (382) aDivisorOf0(xu, xa) = all_290_0_504
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (61) with xu, xa, 0, all_290_0_504 and discharging atoms aDivisorOf0(xu, xa) = all_290_0_504, aDivisorOf0(xu, xa) = 0, yields:
% 102.44/54.06 | (265) all_290_0_504 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (265) can reduce 381 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 |-Branch two:
% 102.44/54.06 | (385) ~ (all_270_0_448 = 0) & aElement0(xu) = all_270_0_448
% 102.44/54.06 |
% 102.44/54.06 | Applying alpha-rule on (385) yields:
% 102.44/54.06 | (386) ~ (all_270_0_448 = 0)
% 102.44/54.06 | (387) aElement0(xu) = all_270_0_448
% 102.44/54.06 |
% 102.44/54.06 | Instantiating formula (211) with xu, 0, all_270_0_448 and discharging atoms aElement0(xu) = all_270_0_448, aElement0(xu) = 0, yields:
% 102.44/54.06 | (262) all_270_0_448 = 0
% 102.44/54.06 |
% 102.44/54.06 | Equations (262) can reduce 386 to:
% 102.44/54.06 | (292) $false
% 102.44/54.06 |
% 102.44/54.06 |-The branch is then unsatisfiable
% 102.44/54.06 % SZS output end Proof for theBenchmark
% 102.44/54.06
% 102.44/54.06 53402ms
%------------------------------------------------------------------------------