TSTP Solution File: RNG122+1 by ePrincess---1.0
View Problem
- Process Solution
%------------------------------------------------------------------------------
% File : ePrincess---1.0
% Problem : RNG122+1 : TPTP v8.1.0. Released v4.0.0.
% Transfm : none
% Format : tptp:raw
% Command : ePrincess-casc -timeout=%d %s
% Computer : n025.cluster.edu
% Model : x86_64 x86_64
% CPU : Intel(R) Xeon(R) CPU E5-2620 v4 2.10GHz
% Memory : 8042.1875MB
% OS : Linux 3.10.0-693.el7.x86_64
% CPULimit : 300s
% WCLimit : 600s
% DateTime : Mon Jul 18 20:25:26 EDT 2022
% Result : Theorem 33.27s 9.06s
% Output : Proof 43.78s
% Verified :
% SZS Type : -
% Comments :
%------------------------------------------------------------------------------
%----WARNING: Could not form TPTP format derivation
%------------------------------------------------------------------------------
%----ORIGINAL SYSTEM OUTPUT
% 0.07/0.12 % Problem : RNG122+1 : TPTP v8.1.0. Released v4.0.0.
% 0.07/0.13 % Command : ePrincess-casc -timeout=%d %s
% 0.13/0.34 % Computer : n025.cluster.edu
% 0.13/0.34 % Model : x86_64 x86_64
% 0.13/0.34 % CPU : Intel(R) Xeon(R) CPU E5-2620 v4 @ 2.10GHz
% 0.13/0.34 % Memory : 8042.1875MB
% 0.13/0.34 % OS : Linux 3.10.0-693.el7.x86_64
% 0.13/0.34 % CPULimit : 300
% 0.13/0.34 % WCLimit : 600
% 0.13/0.34 % DateTime : Mon May 30 22:01:27 EDT 2022
% 0.13/0.34 % CPUTime :
% 0.19/0.59 ____ _
% 0.19/0.59 ___ / __ \_____(_)___ ________ __________
% 0.19/0.59 / _ \/ /_/ / ___/ / __ \/ ___/ _ \/ ___/ ___/
% 0.19/0.59 / __/ ____/ / / / / / / /__/ __(__ |__ )
% 0.19/0.59 \___/_/ /_/ /_/_/ /_/\___/\___/____/____/
% 0.19/0.59
% 0.19/0.59 A Theorem Prover for First-Order Logic
% 0.19/0.60 (ePrincess v.1.0)
% 0.19/0.60
% 0.19/0.60 (c) Philipp Rümmer, 2009-2015
% 0.19/0.60 (c) Peter Backeman, 2014-2015
% 0.19/0.60 (contributions by Angelo Brillout, Peter Baumgartner)
% 0.19/0.60 Free software under GNU Lesser General Public License (LGPL).
% 0.19/0.60 Bug reports to peter@backeman.se
% 0.19/0.60
% 0.19/0.60 For more information, visit http://user.uu.se/~petba168/breu/
% 0.19/0.60
% 0.19/0.60 Loading /export/starexec/sandbox2/benchmark/theBenchmark.p ...
% 0.71/0.64 Prover 0: Options: -triggersInConjecture -genTotalityAxioms -tightFunctionScopes -clausifier=simple -reverseFunctionalityPropagation +boolFunsAsPreds -triggerStrategy=allMaximal -resolutionMethod=nonUnifying +ignoreQuantifiers -generateTriggers=all
% 1.85/1.01 Prover 0: Preprocessing ...
% 3.75/1.55 Prover 0: Constructing countermodel ...
% 20.51/6.02 Prover 1: Options: +triggersInConjecture -genTotalityAxioms -tightFunctionScopes -clausifier=simple +reverseFunctionalityPropagation -boolFunsAsPreds -triggerStrategy=maximal -resolutionMethod=normal +ignoreQuantifiers -generateTriggers=all
% 21.09/6.12 Prover 1: Preprocessing ...
% 21.93/6.30 Prover 1: Constructing countermodel ...
% 31.25/8.61 Prover 2: Options: +triggersInConjecture +genTotalityAxioms +tightFunctionScopes -clausifier=simple -reverseFunctionalityPropagation -boolFunsAsPreds -triggerStrategy=allUni -resolutionMethod=nonUnifying +ignoreQuantifiers -generateTriggers=all
% 31.37/8.65 Prover 2: Preprocessing ...
% 31.80/8.76 Prover 2: Warning: ignoring some quantifiers
% 31.80/8.77 Prover 2: Constructing countermodel ...
% 33.27/9.05 Prover 2: proved (439ms)
% 33.27/9.05 Prover 1: stopped
% 33.27/9.05 Prover 0: stopped
% 33.27/9.06
% 33.27/9.06 No countermodel exists, formula is valid
% 33.27/9.06 % SZS status Theorem for theBenchmark
% 33.27/9.06
% 33.27/9.06 Generating proof ... Warning: ignoring some quantifiers
% 42.84/12.11 found it (size 111)
% 42.84/12.11
% 42.84/12.11 % SZS output start Proof for theBenchmark
% 42.84/12.11 Assumed formulas after preprocessing and simplification:
% 42.84/12.11 | (0) ? [v0] : ? [v1] : ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ? [v12] : ? [v13] : ? [v14] : ? [v15] : ( ~ (v15 = sz00) & ~ (v10 = xr) & ~ (v6 = 0) & ~ (xr = sz00) & ~ (xu = sz00) & ~ (sz10 = sz00) & slsdtgt0(xb) = v2 & slsdtgt0(xa) = v1 & aGcdOfAnd0(xc, xa, xb) = 0 & doDivides0(xu, xb) = v6 & doDivides0(xu, xa) = 0 & iLess0(v8, v3) = 0 & sbrdtbr0(xr) = v8 & sbrdtbr0(xu) = v3 & aIdeal0(xI) = 0 & sdtpldt1(v1, v2) = xI & aElementOf0(v15, xI) = 0 & aElementOf0(v9, xI) = 0 & aElementOf0(xu, xI) = 0 & aElementOf0(xb, v2) = 0 & aElementOf0(xb, xI) = 0 & aElementOf0(xa, v1) = 0 & aElementOf0(sz00, v2) = 0 & aElementOf0(sz00, v1) = 0 & sdtasdt0(xq, xu) = v7 & sdtasdt0(xb, v12) = v14 & sdtasdt0(xa, v11) = v13 & sdtpldt0(v13, v14) = xu & sdtpldt0(v9, xb) = v10 & sdtpldt0(v7, xr) = xb & smndt0(v7) = v9 & smndt0(sz10) = v0 & aElement0(v12) = 0 & aElement0(v11) = 0 & aElement0(xr) = 0 & aElement0(xq) = 0 & aElement0(xb) = 0 & aElement0(xa) = 0 & aElement0(sz10) = 0 & aElement0(sz00) = 0 & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ! [v21] : ! [v22] : ! [v23] : (v21 = 0 | ~ (sdtpldt1(v16, v17) = v18) | ~ (aSet0(v18) = v19) | ~ (aElementOf0(v20, v18) = v21) | ~ (sdtpldt0(v22, v23) = v20) | ? [v24] : (( ~ (v24 = 0) & aSet0(v17) = v24) | ( ~ (v24 = 0) & aSet0(v16) = v24) | ( ~ (v24 = 0) & aElementOf0(v23, v17) = v24) | ( ~ (v24 = 0) & aElementOf0(v22, v16) = v24))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ! [v21] : (v21 = 0 | ~ (sdtasasdt0(v16, v17) = v18) | ~ (aSet0(v18) = v19) | ~ (aElementOf0(v20, v18) = v21) | ? [v22] : (( ~ (v22 = 0) & aSet0(v17) = v22) | ( ~ (v22 = 0) & aSet0(v16) = v22) | ( ~ (v22 = 0) & aElementOf0(v20, v17) = v22) | ( ~ (v22 = 0) & aElementOf0(v20, v16) = v22))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ! [v21] : (v20 = 0 | ~ (slsdtgt0(v16) = v17) | ~ (aSet0(v17) = v18) | ~ (aElementOf0(v19, v17) = v20) | ~ (sdtasdt0(v16, v21) = v19) | ? [v22] : (( ~ (v22 = 0) & aElement0(v21) = v22) | ( ~ (v22 = 0) & aElement0(v16) = v22))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ! [v21] : (v20 = 0 | ~ (slsdtgt0(v16) = v17) | ~ (aSet0(v17) = v18) | ~ (aElementOf0(v19, v17) = v20) | ~ (aElement0(v21) = 0) | ? [v22] : (( ~ (v22 = v19) & sdtasdt0(v16, v21) = v22) | ( ~ (v22 = 0) & aElement0(v16) = v22))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ! [v21] : ( ~ (sdtasasdt0(v16, v17) = v18) | ~ (aSet0(v18) = v19) | ~ (aElementOf0(v20, v17) = v21) | ? [v22] : ((v22 = 0 & v21 = 0 & aElementOf0(v20, v16) = 0) | ( ~ (v22 = 0) & aSet0(v17) = v22) | ( ~ (v22 = 0) & aSet0(v16) = v22) | ( ~ (v22 = 0) & aElementOf0(v20, v18) = v22))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ! [v21] : ( ~ (sdtasasdt0(v16, v17) = v18) | ~ (aSet0(v18) = v19) | ~ (aElementOf0(v20, v16) = v21) | ? [v22] : ((v22 = 0 & v21 = 0 & aElementOf0(v20, v17) = 0) | ( ~ (v22 = 0) & aSet0(v17) = v22) | ( ~ (v22 = 0) & aSet0(v16) = v22) | ( ~ (v22 = 0) & aElementOf0(v20, v18) = v22))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ! [v21] : ( ~ (aElementOf0(v20, v18) = v21) | ~ (sdtpldt0(v16, v19) = v20) | ~ (smndt0(v17) = v19) | ? [v22] : (( ~ (v22 = 0) & aIdeal0(v18) = v22) | ( ~ (v22 = 0) & aElement0(v17) = v22) | ( ~ (v22 = 0) & aElement0(v16) = v22) | (( ~ (v21 = 0) | (v22 = 0 & sdteqdtlpzmzozddtrp0(v16, v17, v18) = 0)) & (v21 = 0 | ( ~ (v22 = 0) & sdteqdtlpzmzozddtrp0(v16, v17, v18) = v22))))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ! [v21] : ( ~ (sdtasdt0(v18, v16) = v20) | ~ (sdtasdt0(v17, v16) = v19) | ~ (sdtpldt0(v19, v20) = v21) | ? [v22] : ? [v23] : ? [v24] : ? [v25] : ? [v26] : ? [v27] : ((v27 = v21 & v26 = v23 & sdtasdt0(v22, v16) = v21 & sdtasdt0(v16, v22) = v23 & sdtasdt0(v16, v18) = v25 & sdtasdt0(v16, v17) = v24 & sdtpldt0(v24, v25) = v23 & sdtpldt0(v17, v18) = v22) | ( ~ (v22 = 0) & aElement0(v18) = v22) | ( ~ (v22 = 0) & aElement0(v17) = v22) | ( ~ (v22 = 0) & aElement0(v16) = v22))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ! [v21] : ( ~ (sdtasdt0(v16, v18) = v20) | ~ (sdtasdt0(v16, v17) = v19) | ~ (sdtpldt0(v19, v20) = v21) | ? [v22] : ? [v23] : ? [v24] : ? [v25] : ? [v26] : ? [v27] : ((v27 = v24 & v23 = v21 & sdtasdt0(v22, v16) = v24 & sdtasdt0(v18, v16) = v26 & sdtasdt0(v17, v16) = v25 & sdtasdt0(v16, v22) = v21 & sdtpldt0(v25, v26) = v24 & sdtpldt0(v17, v18) = v22) | ( ~ (v22 = 0) & aElement0(v18) = v22) | ( ~ (v22 = 0) & aElement0(v17) = v22) | ( ~ (v22 = 0) & aElement0(v16) = v22))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : (v20 = 0 | ~ (aGcdOfAnd0(v18, v16, v17) = 0) | ~ (doDivides0(v19, v18) = v20) | ~ (aElement0(v17) = 0) | ~ (aElement0(v16) = 0) | ? [v21] : (( ~ (v21 = 0) & aDivisorOf0(v19, v17) = v21) | ( ~ (v21 = 0) & aDivisorOf0(v19, v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : (v17 = v16 | ~ (aGcdOfAnd0(v20, v19, v18) = v17) | ~ (aGcdOfAnd0(v20, v19, v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : (v17 = v16 | ~ (sdteqdtlpzmzozddtrp0(v20, v19, v18) = v17) | ~ (sdteqdtlpzmzozddtrp0(v20, v19, v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (sdtasasdt0(v16, v17) = v18) | ~ (aSet0(v18) = v19) | ~ (aElementOf0(v20, v18) = 0) | ? [v21] : ? [v22] : ((v22 = 0 & v21 = 0 & aElementOf0(v20, v17) = 0 & aElementOf0(v20, v16) = 0) | ( ~ (v21 = 0) & aSet0(v17) = v21) | ( ~ (v21 = 0) & aSet0(v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (sdtasasdt0(v16, v17) = v18) | ~ (aSet0(v18) = v19) | ~ (aElementOf0(v20, v17) = 0) | ? [v21] : ((v21 = 0 & aElementOf0(v20, v18) = 0) | ( ~ (v21 = 0) & aSet0(v17) = v21) | ( ~ (v21 = 0) & aSet0(v16) = v21) | ( ~ (v21 = 0) & aElementOf0(v20, v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (sdtasasdt0(v16, v17) = v18) | ~ (aSet0(v18) = v19) | ~ (aElementOf0(v20, v16) = 0) | ? [v21] : ((v21 = 0 & aElementOf0(v20, v18) = 0) | ( ~ (v21 = 0) & aSet0(v17) = v21) | ( ~ (v21 = 0) & aSet0(v16) = v21) | ( ~ (v21 = 0) & aElementOf0(v20, v17) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (sdtpldt1(v16, v17) = v18) | ~ (aSet0(v18) = v19) | ~ (aElementOf0(v20, v18) = 0) | ? [v21] : ? [v22] : ? [v23] : ? [v24] : ? [v25] : ((v25 = v20 & v24 = 0 & v23 = 0 & aElementOf0(v22, v17) = 0 & aElementOf0(v21, v16) = 0 & sdtpldt0(v21, v22) = v20) | ( ~ (v21 = 0) & aSet0(v17) = v21) | ( ~ (v21 = 0) & aSet0(v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (sdtpldt1(v16, v17) = v18) | ~ (aElement0(v20) = 0) | ~ (aElement0(v19) = 0) | ? [v21] : ? [v22] : ? [v23] : ? [v24] : ((v24 = 0 & v23 = 0 & v22 = 0 & sdteqdtlpzmzozddtrp0(v21, v20, v17) = 0 & sdteqdtlpzmzozddtrp0(v21, v19, v16) = 0 & aElement0(v21) = 0) | (v22 = 0 & ~ (v23 = 0) & aElementOf0(v21, v18) = v23 & aElement0(v21) = 0) | ( ~ (v21 = 0) & aIdeal0(v17) = v21) | ( ~ (v21 = 0) & aIdeal0(v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (aSet0(v16) = v17) | ~ (aElementOf0(v18, v16) = 0) | ~ (sdtasdt0(v19, v18) = v20) | ? [v21] : ((v21 = 0 & aElementOf0(v20, v16) = 0) | ( ~ (v21 = 0) & aIdeal0(v16) = v21) | ( ~ (v21 = 0) & aElement0(v19) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (aSet0(v16) = v17) | ~ (aElementOf0(v18, v16) = 0) | ~ (sdtpldt0(v18, v19) = v20) | ? [v21] : ((v21 = 0 & aElementOf0(v20, v16) = 0) | ( ~ (v21 = 0) & aIdeal0(v16) = v21) | ( ~ (v21 = 0) & aElementOf0(v19, v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (sdtasdt0(v19, v18) = v20) | ~ (sdtasdt0(v16, v17) = v19) | ? [v21] : ? [v22] : ((v22 = v20 & sdtasdt0(v17, v18) = v21 & sdtasdt0(v16, v21) = v20) | ( ~ (v21 = 0) & aElement0(v18) = v21) | ( ~ (v21 = 0) & aElement0(v17) = v21) | ( ~ (v21 = 0) & aElement0(v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (sdtasdt0(v19, v16) = v20) | ~ (sdtpldt0(v17, v18) = v19) | ? [v21] : ? [v22] : ? [v23] : ? [v24] : ? [v25] : ? [v26] : ? [v27] : ((v27 = v20 & v24 = v21 & sdtasdt0(v18, v16) = v26 & sdtasdt0(v17, v16) = v25 & sdtasdt0(v16, v19) = v21 & sdtasdt0(v16, v18) = v23 & sdtasdt0(v16, v17) = v22 & sdtpldt0(v25, v26) = v20 & sdtpldt0(v22, v23) = v21) | ( ~ (v21 = 0) & aElement0(v18) = v21) | ( ~ (v21 = 0) & aElement0(v17) = v21) | ( ~ (v21 = 0) & aElement0(v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (sdtasdt0(v17, v18) = v19) | ~ (sdtasdt0(v16, v19) = v20) | ? [v21] : ? [v22] : ((v22 = v20 & sdtasdt0(v21, v18) = v20 & sdtasdt0(v16, v17) = v21) | ( ~ (v21 = 0) & aElement0(v18) = v21) | ( ~ (v21 = 0) & aElement0(v17) = v21) | ( ~ (v21 = 0) & aElement0(v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (sdtasdt0(v16, v19) = v20) | ~ (sdtpldt0(v17, v18) = v19) | ? [v21] : ? [v22] : ? [v23] : ? [v24] : ? [v25] : ? [v26] : ? [v27] : ((v27 = v24 & v23 = v20 & sdtasdt0(v19, v16) = v24 & sdtasdt0(v18, v16) = v26 & sdtasdt0(v17, v16) = v25 & sdtasdt0(v16, v18) = v22 & sdtasdt0(v16, v17) = v21 & sdtpldt0(v25, v26) = v24 & sdtpldt0(v21, v22) = v20) | ( ~ (v21 = 0) & aElement0(v18) = v21) | ( ~ (v21 = 0) & aElement0(v17) = v21) | ( ~ (v21 = 0) & aElement0(v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (sdtpldt0(v19, v18) = v20) | ~ (sdtpldt0(v16, v17) = v19) | ? [v21] : ? [v22] : ((v22 = v20 & sdtpldt0(v17, v18) = v21 & sdtpldt0(v16, v21) = v20) | ( ~ (v21 = 0) & aElement0(v18) = v21) | ( ~ (v21 = 0) & aElement0(v17) = v21) | ( ~ (v21 = 0) & aElement0(v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ! [v20] : ( ~ (sdtpldt0(v17, v18) = v19) | ~ (sdtpldt0(v16, v19) = v20) | ? [v21] : ? [v22] : ((v22 = v20 & sdtpldt0(v21, v18) = v20 & sdtpldt0(v16, v17) = v21) | ( ~ (v21 = 0) & aElement0(v18) = v21) | ( ~ (v21 = 0) & aElement0(v17) = v21) | ( ~ (v21 = 0) & aElement0(v16) = v21))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v19 = v18 | ~ (sdtasasdt0(v16, v17) = v18) | ~ (aSet0(v19) = 0) | ? [v20] : ? [v21] : ? [v22] : ? [v23] : (( ~ (v20 = 0) & aSet0(v17) = v20) | ( ~ (v20 = 0) & aSet0(v16) = v20) | (((v23 = 0 & v22 = 0 & aElementOf0(v20, v17) = 0 & aElementOf0(v20, v16) = 0) | (v21 = 0 & aElementOf0(v20, v19) = 0)) & (( ~ (v23 = 0) & aElementOf0(v20, v17) = v23) | ( ~ (v22 = 0) & aElementOf0(v20, v16) = v22) | ( ~ (v21 = 0) & aElementOf0(v20, v19) = v21))))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v19 = v18 | ~ (sdtpldt1(v16, v17) = v18) | ~ (aSet0(v19) = 0) | ? [v20] : ? [v21] : ? [v22] : ? [v23] : ? [v24] : ? [v25] : ? [v26] : (( ~ (v20 = 0) & aSet0(v17) = v20) | ( ~ (v20 = 0) & aSet0(v16) = v20) | (( ! [v27] : ! [v28] : ( ~ (sdtpldt0(v27, v28) = v20) | ? [v29] : (( ~ (v29 = 0) & aElementOf0(v28, v17) = v29) | ( ~ (v29 = 0) & aElementOf0(v27, v16) = v29))) | ( ~ (v21 = 0) & aElementOf0(v20, v19) = v21)) & ((v26 = v20 & v25 = 0 & v24 = 0 & aElementOf0(v23, v17) = 0 & aElementOf0(v22, v16) = 0 & sdtpldt0(v22, v23) = v20) | (v21 = 0 & aElementOf0(v20, v19) = 0))))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v19 = 0 | ~ (aGcdOfAnd0(v18, v16, v17) = v19) | ~ (aElement0(v17) = 0) | ~ (aElement0(v16) = 0) | ? [v20] : ? [v21] : ? [v22] : ? [v23] : ((v22 = 0 & v21 = 0 & ~ (v23 = 0) & aDivisorOf0(v20, v17) = 0 & aDivisorOf0(v20, v16) = 0 & doDivides0(v20, v18) = v23) | ( ~ (v20 = 0) & aDivisorOf0(v18, v17) = v20) | ( ~ (v20 = 0) & aDivisorOf0(v18, v16) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v19 = 0 | ~ (sdtasasdt0(v16, v17) = v18) | ~ (aSet0(v18) = v19) | ? [v20] : (( ~ (v20 = 0) & aSet0(v17) = v20) | ( ~ (v20 = 0) & aSet0(v16) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v19 = 0 | ~ (sdtpldt1(v16, v17) = v18) | ~ (aSet0(v18) = v19) | ? [v20] : (( ~ (v20 = 0) & aSet0(v17) = v20) | ( ~ (v20 = 0) & aSet0(v16) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v18 = 0 | ~ (doDivides0(v16, v17) = v18) | ~ (sdtasdt0(v16, v19) = v17) | ? [v20] : (( ~ (v20 = 0) & aElement0(v19) = v20) | ( ~ (v20 = 0) & aElement0(v17) = v20) | ( ~ (v20 = 0) & aElement0(v16) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v18 = 0 | ~ (doDivides0(v16, v17) = v18) | ~ (aElement0(v19) = 0) | ? [v20] : (( ~ (v20 = v17) & sdtasdt0(v16, v19) = v20) | ( ~ (v20 = 0) & aElement0(v17) = v20) | ( ~ (v20 = 0) & aElement0(v16) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v17 = v16 | ~ (misRelativelyPrime0(v19, v18) = v17) | ~ (misRelativelyPrime0(v19, v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v17 = v16 | ~ (aDivisorOf0(v19, v18) = v17) | ~ (aDivisorOf0(v19, v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v17 = v16 | ~ (doDivides0(v19, v18) = v17) | ~ (doDivides0(v19, v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v17 = v16 | ~ (iLess0(v19, v18) = v17) | ~ (iLess0(v19, v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v17 = v16 | ~ (sdtasasdt0(v19, v18) = v17) | ~ (sdtasasdt0(v19, v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v17 = v16 | ~ (sdtpldt1(v19, v18) = v17) | ~ (sdtpldt1(v19, v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v17 = v16 | ~ (aElementOf0(v19, v18) = v17) | ~ (aElementOf0(v19, v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v17 = v16 | ~ (sdtasdt0(v19, v18) = v17) | ~ (sdtasdt0(v19, v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : (v17 = v16 | ~ (sdtpldt0(v19, v18) = v17) | ~ (sdtpldt0(v19, v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ( ~ (slsdtgt0(v16) = v17) | ~ (aSet0(v17) = v18) | ~ (aElementOf0(v19, v17) = 0) | ? [v20] : ? [v21] : ? [v22] : ((v22 = v19 & v21 = 0 & sdtasdt0(v16, v20) = v19 & aElement0(v20) = 0) | ( ~ (v20 = 0) & aElement0(v16) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ( ~ (aGcdOfAnd0(v18, v16, v17) = 0) | ~ (aDivisorOf0(v19, v17) = 0) | ~ (aElement0(v17) = 0) | ~ (aElement0(v16) = 0) | ? [v20] : ((v20 = 0 & doDivides0(v19, v18) = 0) | ( ~ (v20 = 0) & aDivisorOf0(v19, v16) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ( ~ (aGcdOfAnd0(v18, v16, v17) = 0) | ~ (aDivisorOf0(v19, v16) = 0) | ~ (aElement0(v17) = 0) | ~ (aElement0(v16) = 0) | ? [v20] : ((v20 = 0 & doDivides0(v19, v18) = 0) | ( ~ (v20 = 0) & aDivisorOf0(v19, v17) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ( ~ (aDivisorOf0(v18, v17) = v19) | ~ (aElement0(v17) = 0) | ~ (aElement0(v16) = 0) | ? [v20] : ((v20 = 0 & v19 = 0 & aDivisorOf0(v18, v16) = 0 & ! [v21] : ! [v22] : (v22 = 0 | ~ (doDivides0(v21, v18) = v22) | ? [v23] : (( ~ (v23 = 0) & aDivisorOf0(v21, v17) = v23) | ( ~ (v23 = 0) & aDivisorOf0(v21, v16) = v23))) & ! [v21] : ( ~ (aDivisorOf0(v21, v17) = 0) | ? [v22] : ((v22 = 0 & doDivides0(v21, v18) = 0) | ( ~ (v22 = 0) & aDivisorOf0(v21, v16) = v22))) & ! [v21] : ( ~ (aDivisorOf0(v21, v16) = 0) | ? [v22] : ((v22 = 0 & doDivides0(v21, v18) = 0) | ( ~ (v22 = 0) & aDivisorOf0(v21, v17) = v22)))) | ( ~ (v20 = 0) & aGcdOfAnd0(v18, v16, v17) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ( ~ (aDivisorOf0(v18, v16) = v19) | ~ (aElement0(v17) = 0) | ~ (aElement0(v16) = 0) | ? [v20] : ((v20 = 0 & v19 = 0 & aDivisorOf0(v18, v17) = 0 & ! [v21] : ! [v22] : (v22 = 0 | ~ (doDivides0(v21, v18) = v22) | ? [v23] : (( ~ (v23 = 0) & aDivisorOf0(v21, v17) = v23) | ( ~ (v23 = 0) & aDivisorOf0(v21, v16) = v23))) & ! [v21] : ( ~ (aDivisorOf0(v21, v17) = 0) | ? [v22] : ((v22 = 0 & doDivides0(v21, v18) = 0) | ( ~ (v22 = 0) & aDivisorOf0(v21, v16) = v22))) & ! [v21] : ( ~ (aDivisorOf0(v21, v16) = 0) | ? [v22] : ((v22 = 0 & doDivides0(v21, v18) = 0) | ( ~ (v22 = 0) & aDivisorOf0(v21, v17) = v22)))) | ( ~ (v20 = 0) & aGcdOfAnd0(v18, v16, v17) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ( ~ (sdteqdtlpzmzozddtrp0(v16, v17, v18) = v19) | ? [v20] : ? [v21] : ? [v22] : (( ~ (v20 = 0) & aIdeal0(v18) = v20) | ( ~ (v20 = 0) & aElement0(v17) = v20) | ( ~ (v20 = 0) & aElement0(v16) = v20) | (( ~ (v19 = 0) | (v22 = 0 & aElementOf0(v21, v18) = 0 & sdtpldt0(v16, v20) = v21 & smndt0(v17) = v20)) & (v19 = 0 | ( ~ (v22 = 0) & aElementOf0(v21, v18) = v22 & sdtpldt0(v16, v20) = v21 & smndt0(v17) = v20))))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ( ~ (aIdeal0(v16) = 0) | ~ (aElementOf0(v17, v16) = 0) | ~ (sdtasdt0(v18, v17) = v19) | ? [v20] : ((v20 = 0 & aElementOf0(v19, v16) = 0) | ( ~ (v20 = 0) & aElement0(v18) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ( ~ (aIdeal0(v16) = 0) | ~ (aElementOf0(v17, v16) = 0) | ~ (sdtpldt0(v17, v18) = v19) | ? [v20] : ((v20 = 0 & aElementOf0(v19, v16) = 0) | ( ~ (v20 = 0) & aElementOf0(v18, v16) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ( ~ (aSet0(v16) = v17) | ~ (aElementOf0(v19, v16) = 0) | ~ (aElementOf0(v18, v16) = 0) | ? [v20] : ? [v21] : ((v21 = 0 & aElementOf0(v20, v16) = 0 & sdtpldt0(v18, v19) = v20) | ( ~ (v20 = 0) & aIdeal0(v16) = v20))) & ! [v16] : ! [v17] : ! [v18] : ! [v19] : ( ~ (aSet0(v16) = v17) | ~ (aElementOf0(v18, v16) = 0) | ~ (aElement0(v19) = 0) | ? [v20] : ? [v21] : ((v21 = 0 & aElementOf0(v20, v16) = 0 & sdtasdt0(v19, v18) = v20) | ( ~ (v20 = 0) & aIdeal0(v16) = v20))) & ! [v16] : ! [v17] : ! [v18] : (v18 = v17 | ~ (slsdtgt0(v16) = v17) | ~ (aSet0(v18) = 0) | ? [v19] : ? [v20] : ? [v21] : ? [v22] : ? [v23] : (( ~ (v19 = 0) & aElement0(v16) = v19) | (((v23 = v19 & v22 = 0 & sdtasdt0(v16, v21) = v19 & aElement0(v21) = 0) | (v20 = 0 & aElementOf0(v19, v18) = 0)) & (( ~ (v20 = 0) & aElementOf0(v19, v18) = v20) | ( ! [v24] : ( ~ (sdtasdt0(v16, v24) = v19) | ? [v25] : ( ~ (v25 = 0) & aElement0(v24) = v25)) & ! [v24] : ( ~ (aElement0(v24) = 0) | ? [v25] : ( ~ (v25 = v19) & sdtasdt0(v16, v24) = v25))))))) & ! [v16] : ! [v17] : ! [v18] : (v18 = 0 | ~ (slsdtgt0(v16) = v17) | ~ (aSet0(v17) = v18) | ? [v19] : ( ~ (v19 = 0) & aElement0(v16) = v19)) & ! [v16] : ! [v17] : ! [v18] : (v18 = 0 | ~ (aDivisorOf0(v17, v16) = v18) | ~ (aElement0(v16) = 0) | ? [v19] : (( ~ (v19 = 0) & doDivides0(v17, v16) = v19) | ( ~ (v19 = 0) & aElement0(v17) = v19))) & ! [v16] : ! [v17] : ! [v18] : (v18 = 0 | ~ (aSet0(v16) = 0) | ~ (aElement0(v17) = v18) | ? [v19] : ( ~ (v19 = 0) & aElementOf0(v17, v16) = v19)) & ! [v16] : ! [v17] : ! [v18] : (v17 = v16 | ~ (slsdtgt0(v18) = v17) | ~ (slsdtgt0(v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : (v17 = v16 | ~ (sbrdtbr0(v18) = v17) | ~ (sbrdtbr0(v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : (v17 = v16 | ~ (aNaturalNumber0(v18) = v17) | ~ (aNaturalNumber0(v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : (v17 = v16 | ~ (aIdeal0(v18) = v17) | ~ (aIdeal0(v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : (v17 = v16 | ~ (aSet0(v18) = v17) | ~ (aSet0(v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : (v17 = v16 | ~ (smndt0(v18) = v17) | ~ (smndt0(v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : (v17 = v16 | ~ (aElement0(v18) = v17) | ~ (aElement0(v18) = v16)) & ! [v16] : ! [v17] : ! [v18] : (v17 = sz00 | ~ (sbrdtbr0(v17) = v18) | ~ (aElement0(v16) = 0) | ? [v19] : ? [v20] : ? [v21] : ? [v22] : ? [v23] : ? [v24] : ? [v25] : ? [v26] : ((v24 = v16 & v22 = 0 & v21 = 0 & sdtasdt0(v19, v17) = v23 & sdtpldt0(v23, v20) = v16 & aElement0(v20) = 0 & aElement0(v19) = 0 & (v20 = sz00 | (v26 = 0 & iLess0(v25, v18) = 0 & sbrdtbr0(v20) = v25))) | ( ~ (v19 = 0) & aElement0(v17) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (misRelativelyPrime0(v16, v17) = v18) | ? [v19] : (( ~ (v19 = 0) & aElement0(v17) = v19) | ( ~ (v19 = 0) & aElement0(v16) = v19) | (( ~ (v18 = 0) | (v19 = 0 & aGcdOfAnd0(sz10, v16, v17) = 0)) & (v18 = 0 | ( ~ (v19 = 0) & aGcdOfAnd0(sz10, v16, v17) = v19))))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (aGcdOfAnd0(v18, v16, v17) = 0) | ~ (aElement0(v17) = 0) | ~ (aElement0(v16) = 0) | (aDivisorOf0(v18, v17) = 0 & aDivisorOf0(v18, v16) = 0)) & ! [v16] : ! [v17] : ! [v18] : ( ~ (aGcdOfAnd0(sz10, v16, v17) = v18) | ? [v19] : (( ~ (v19 = 0) & aElement0(v17) = v19) | ( ~ (v19 = 0) & aElement0(v16) = v19) | (( ~ (v18 = 0) | (v19 = 0 & misRelativelyPrime0(v16, v17) = 0)) & (v18 = 0 | ( ~ (v19 = 0) & misRelativelyPrime0(v16, v17) = v19))))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (aDivisorOf0(v18, v17) = 0) | ~ (aElement0(v17) = 0) | ~ (aElement0(v16) = 0) | ? [v19] : ? [v20] : ? [v21] : ? [v22] : ((v21 = 0 & v20 = 0 & ~ (v22 = 0) & aDivisorOf0(v19, v17) = 0 & aDivisorOf0(v19, v16) = 0 & doDivides0(v19, v18) = v22) | (v19 = 0 & aGcdOfAnd0(v18, v16, v17) = 0) | ( ~ (v19 = 0) & aDivisorOf0(v18, v16) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (aDivisorOf0(v18, v16) = 0) | ~ (aElement0(v17) = 0) | ~ (aElement0(v16) = 0) | ? [v19] : ? [v20] : ? [v21] : ? [v22] : ((v21 = 0 & v20 = 0 & ~ (v22 = 0) & aDivisorOf0(v19, v17) = 0 & aDivisorOf0(v19, v16) = 0 & doDivides0(v19, v18) = v22) | (v19 = 0 & aGcdOfAnd0(v18, v16, v17) = 0) | ( ~ (v19 = 0) & aDivisorOf0(v18, v17) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (doDivides0(v17, v16) = v18) | ~ (aElement0(v16) = 0) | ? [v19] : ((v19 = 0 & v18 = 0 & aElement0(v17) = 0) | ( ~ (v19 = 0) & aDivisorOf0(v17, v16) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (aIdeal0(v16) = 0) | ~ (aElementOf0(v18, v16) = 0) | ~ (aElementOf0(v17, v16) = 0) | ? [v19] : (aElementOf0(v19, v16) = 0 & sdtpldt0(v17, v18) = v19)) & ! [v16] : ! [v17] : ! [v18] : ( ~ (aIdeal0(v16) = 0) | ~ (aElementOf0(v17, v16) = 0) | ~ (aElement0(v18) = 0) | ? [v19] : (aElementOf0(v19, v16) = 0 & sdtasdt0(v18, v17) = v19)) & ! [v16] : ! [v17] : ! [v18] : ( ~ (sdtasasdt0(v16, v17) = v18) | ? [v19] : ((v19 = 0 & aIdeal0(v18) = 0) | ( ~ (v19 = 0) & aIdeal0(v17) = v19) | ( ~ (v19 = 0) & aIdeal0(v16) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (sdtpldt1(v16, v17) = v18) | ? [v19] : ((v19 = 0 & aIdeal0(v18) = 0) | ( ~ (v19 = 0) & aIdeal0(v17) = v19) | ( ~ (v19 = 0) & aIdeal0(v16) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (sdtasdt0(v17, v16) = v18) | ? [v19] : ((v19 = v18 & sdtasdt0(v16, v17) = v18) | ( ~ (v19 = 0) & aElement0(v17) = v19) | ( ~ (v19 = 0) & aElement0(v16) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (sdtasdt0(v16, v17) = v18) | ? [v19] : ((v19 = v18 & sdtasdt0(v17, v16) = v18) | ( ~ (v19 = 0) & aElement0(v17) = v19) | ( ~ (v19 = 0) & aElement0(v16) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (sdtasdt0(v16, v17) = v18) | ? [v19] : ((v19 = 0 & aElement0(v18) = 0) | ( ~ (v19 = 0) & aElement0(v17) = v19) | ( ~ (v19 = 0) & aElement0(v16) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (sdtpldt0(v17, v16) = v18) | ? [v19] : ((v19 = v18 & sdtpldt0(v16, v17) = v18) | ( ~ (v19 = 0) & aElement0(v17) = v19) | ( ~ (v19 = 0) & aElement0(v16) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (sdtpldt0(v16, v17) = v18) | ? [v19] : ((v19 = v18 & sdtpldt0(v17, v16) = v18) | ( ~ (v19 = 0) & aElement0(v17) = v19) | ( ~ (v19 = 0) & aElement0(v16) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (sdtpldt0(v16, v17) = v18) | ? [v19] : ((v19 = 0 & aElement0(v18) = 0) | ( ~ (v19 = 0) & aElement0(v17) = v19) | ( ~ (v19 = 0) & aElement0(v16) = v19))) & ! [v16] : ! [v17] : ! [v18] : ( ~ (aElement0(v17) = v18) | ~ (aElement0(v16) = 0) | ? [v19] : ((v19 = 0 & v18 = 0 & doDivides0(v17, v16) = 0) | ( ~ (v19 = 0) & aDivisorOf0(v17, v16) = v19))) & ! [v16] : ! [v17] : (v17 = v16 | ~ (aSet0(v17) = 0) | ~ (aSet0(v16) = 0) | ? [v18] : ? [v19] : ? [v20] : ((v19 = 0 & ~ (v20 = 0) & aElementOf0(v18, v17) = v20 & aElementOf0(v18, v16) = 0) | (v19 = 0 & ~ (v20 = 0) & aElementOf0(v18, v17) = 0 & aElementOf0(v18, v16) = v20))) & ! [v16] : ! [v17] : (v17 = sz00 | v16 = sz00 | ~ (sdtasdt0(v16, v17) = sz00) | ? [v18] : (( ~ (v18 = 0) & aElement0(v17) = v18) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : (v17 = sz00 | ~ (aElement0(v17) = 0) | ~ (aElement0(v16) = 0) | ? [v18] : ? [v19] : ? [v20] : ? [v21] : ? [v22] : ? [v23] : (sbrdtbr0(v17) = v18 & sdtasdt0(v19, v17) = v21 & sdtpldt0(v21, v20) = v16 & aElement0(v20) = 0 & aElement0(v19) = 0 & (v20 = sz00 | (v23 = 0 & iLess0(v22, v18) = 0 & sbrdtbr0(v20) = v22)))) & ! [v16] : ! [v17] : (v17 = 0 | ~ (aIdeal0(v16) = v17) | ? [v18] : ? [v19] : ? [v20] : ? [v21] : ? [v22] : ? [v23] : ((v19 = 0 & aElementOf0(v18, v16) = 0 & ((v21 = 0 & ~ (v23 = 0) & aElementOf0(v22, v16) = v23 & aElementOf0(v20, v16) = 0 & sdtpldt0(v18, v20) = v22) | (v21 = 0 & ~ (v23 = 0) & aElementOf0(v22, v16) = v23 & sdtasdt0(v20, v18) = v22 & aElement0(v20) = 0))) | ( ~ (v18 = 0) & aSet0(v16) = v18))) & ! [v16] : ! [v17] : (v17 = 0 | ~ (aSet0(v16) = v17) | ? [v18] : ( ~ (v18 = 0) & aIdeal0(v16) = v18)) & ! [v16] : ! [v17] : (v16 = sz00 | ~ (sbrdtbr0(v16) = v17) | ? [v18] : ((v18 = 0 & aNaturalNumber0(v17) = 0) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : (v16 = sz00 | ~ (sbrdtbr0(v16) = v17) | ? [v18] : (( ~ (v18 = 0) & iLess0(v17, v3) = v18) | ( ~ (v18 = 0) & aElementOf0(v16, xI) = v18))) & ! [v16] : ! [v17] : ( ~ (slsdtgt0(v16) = v17) | ? [v18] : ((v18 = 0 & aIdeal0(v17) = 0) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (aDivisorOf0(v17, v16) = 0) | ~ (aElement0(v16) = 0) | (doDivides0(v17, v16) = 0 & aElement0(v17) = 0)) & ! [v16] : ! [v17] : ( ~ (doDivides0(v17, v16) = 0) | ~ (aElement0(v16) = 0) | ? [v18] : ((v18 = 0 & aDivisorOf0(v17, v16) = 0) | ( ~ (v18 = 0) & aElement0(v17) = v18))) & ! [v16] : ! [v17] : ( ~ (doDivides0(v16, v17) = 0) | ? [v18] : ? [v19] : ? [v20] : ((v20 = v17 & v19 = 0 & sdtasdt0(v16, v18) = v17 & aElement0(v18) = 0) | ( ~ (v18 = 0) & aElement0(v17) = v18) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (aSet0(v16) = 0) | ~ (aElementOf0(v17, v16) = 0) | aElement0(v17) = 0) & ! [v16] : ! [v17] : ( ~ (sdtasdt0(v16, v0) = v17) | ? [v18] : ? [v19] : ((v19 = v17 & v18 = v17 & sdtasdt0(v0, v16) = v17 & smndt0(v16) = v17) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (sdtasdt0(v16, sz10) = v17) | ? [v18] : ((v18 = v16 & v17 = v16 & sdtasdt0(sz10, v16) = v16) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (sdtasdt0(v16, sz00) = v17) | ? [v18] : ((v18 = sz00 & v17 = sz00 & sdtasdt0(sz00, v16) = sz00) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (sdtasdt0(v0, v16) = v17) | ? [v18] : ? [v19] : ((v19 = v17 & v18 = v17 & sdtasdt0(v16, v0) = v17 & smndt0(v16) = v17) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (sdtasdt0(sz10, v16) = v17) | ? [v18] : ((v18 = v16 & v17 = v16 & sdtasdt0(v16, sz10) = v16) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (sdtasdt0(sz00, v16) = v17) | ? [v18] : ((v18 = sz00 & v17 = sz00 & sdtasdt0(v16, sz00) = sz00) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (sdtpldt0(v16, sz00) = v17) | ? [v18] : ((v18 = v16 & v17 = v16 & sdtpldt0(sz00, v16) = v16) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (sdtpldt0(sz00, v16) = v17) | ? [v18] : ((v18 = v16 & v17 = v16 & sdtpldt0(v16, sz00) = v16) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (smndt0(v16) = v17) | ? [v18] : ? [v19] : ((v19 = v17 & v18 = v17 & sdtasdt0(v16, v0) = v17 & sdtasdt0(v0, v16) = v17) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (smndt0(v16) = v17) | ? [v18] : ? [v19] : ((v19 = sz00 & v18 = sz00 & sdtpldt0(v17, v16) = sz00 & sdtpldt0(v16, v17) = sz00) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (smndt0(v16) = v17) | ? [v18] : ((v18 = 0 & aElement0(v17) = 0) | ( ~ (v18 = 0) & aElement0(v16) = v18))) & ! [v16] : ! [v17] : ( ~ (aElement0(v17) = 0) | ~ (aElement0(v16) = 0) | ? [v18] : ((v18 = 0 & aDivisorOf0(v17, v16) = 0) | ( ~ (v18 = 0) & doDivides0(v17, v16) = v18))) & ! [v16] : (v16 = sz00 | ~ (aElementOf0(v16, xI) = 0) | ? [v17] : ? [v18] : ( ~ (v18 = 0) & iLess0(v17, v3) = v18 & sbrdtbr0(v16) = v17)) & ! [v16] : (v16 = sz00 | ~ (aElement0(v16) = 0) | ? [v17] : (sbrdtbr0(v16) = v17 & aNaturalNumber0(v17) = 0)) & ! [v16] : ( ~ (aIdeal0(v16) = 0) | aSet0(v16) = 0) & ! [v16] : ( ~ (aSet0(v16) = 0) | ? [v17] : ? [v18] : ? [v19] : ? [v20] : ? [v21] : ? [v22] : ((v18 = 0 & aElementOf0(v17, v16) = 0 & ((v20 = 0 & ~ (v22 = 0) & aElementOf0(v21, v16) = v22 & aElementOf0(v19, v16) = 0 & sdtpldt0(v17, v19) = v21) | (v20 = 0 & ~ (v22 = 0) & aElementOf0(v21, v16) = v22 & sdtasdt0(v19, v17) = v21 & aElement0(v19) = 0))) | (v17 = 0 & aIdeal0(v16) = 0))) & ! [v16] : ( ~ (aElement0(v16) = 0) | ? [v17] : (slsdtgt0(v16) = v17 & aIdeal0(v17) = 0)) & ! [v16] : ( ~ (aElement0(v16) = 0) | ? [v17] : (slsdtgt0(v16) = v17 & ! [v18] : ! [v19] : ! [v20] : ! [v21] : (v20 = 0 | ~ (aSet0(v17) = v18) | ~ (aElementOf0(v19, v17) = v20) | ~ (sdtasdt0(v16, v21) = v19) | ? [v22] : ( ~ (v22 = 0) & aElement0(v21) = v22)) & ! [v18] : ! [v19] : ! [v20] : ! [v21] : (v20 = 0 | ~ (aSet0(v17) = v18) | ~ (aElementOf0(v19, v17) = v20) | ~ (aElement0(v21) = 0) | ? [v22] : ( ~ (v22 = v19) & sdtasdt0(v16, v21) = v22)) & ! [v18] : ! [v19] : ( ~ (aSet0(v17) = v18) | ~ (aElementOf0(v19, v17) = 0) | ? [v20] : (sdtasdt0(v16, v20) = v19 & aElement0(v20) = 0)) & ! [v18] : (v18 = v17 | ~ (aSet0(v18) = 0) | ? [v19] : ? [v20] : ? [v21] : ? [v22] : ? [v23] : (((v23 = v19 & v22 = 0 & sdtasdt0(v16, v21) = v19 & aElement0(v21) = 0) | (v20 = 0 & aElementOf0(v19, v18) = 0)) & (( ~ (v20 = 0) & aElementOf0(v19, v18) = v20) | ( ! [v24] : ( ~ (sdtasdt0(v16, v24) = v19) | ? [v25] : ( ~ (v25 = 0) & aElement0(v24) = v25)) & ! [v24] : ( ~ (aElement0(v24) = 0) | ? [v25] : ( ~ (v25 = v19) & sdtasdt0(v16, v24) = v25)))))) & ! [v18] : (v18 = 0 | ~ (aSet0(v17) = v18)))) & ! [v16] : ( ~ (aElement0(v16) = 0) | ? [v17] : (sdtasdt0(v16, v0) = v17 & sdtasdt0(v0, v16) = v17 & smndt0(v16) = v17)) & ! [v16] : ( ~ (aElement0(v16) = 0) | ? [v17] : (sdtpldt0(v17, v16) = sz00 & sdtpldt0(v16, v17) = sz00 & smndt0(v16) = v17)) & ! [v16] : ( ~ (aElement0(v16) = 0) | ? [v17] : (smndt0(v16) = v17 & aElement0(v17) = 0)) & ! [v16] : ( ~ (aElement0(v16) = 0) | (sdtasdt0(v16, sz10) = v16 & sdtasdt0(sz10, v16) = v16)) & ! [v16] : ( ~ (aElement0(v16) = 0) | (sdtasdt0(v16, sz00) = sz00 & sdtasdt0(sz00, v16) = sz00)) & ! [v16] : ( ~ (aElement0(v16) = 0) | (sdtpldt0(v16, sz00) = v16 & sdtpldt0(sz00, v16) = v16)) & ? [v16] : ? [v17] : ? [v18] : ? [v19] : aGcdOfAnd0(v18, v17, v16) = v19 & ? [v16] : ? [v17] : ? [v18] : ? [v19] : sdteqdtlpzmzozddtrp0(v18, v17, v16) = v19 & ? [v16] : ? [v17] : ? [v18] : misRelativelyPrime0(v17, v16) = v18 & ? [v16] : ? [v17] : ? [v18] : aDivisorOf0(v17, v16) = v18 & ? [v16] : ? [v17] : ? [v18] : doDivides0(v17, v16) = v18 & ? [v16] : ? [v17] : ? [v18] : iLess0(v17, v16) = v18 & ? [v16] : ? [v17] : ? [v18] : sdtasasdt0(v17, v16) = v18 & ? [v16] : ? [v17] : ? [v18] : sdtpldt1(v17, v16) = v18 & ? [v16] : ? [v17] : ? [v18] : aElementOf0(v17, v16) = v18 & ? [v16] : ? [v17] : ? [v18] : sdtasdt0(v17, v16) = v18 & ? [v16] : ? [v17] : ? [v18] : sdtpldt0(v17, v16) = v18 & ? [v16] : ? [v17] : slsdtgt0(v16) = v17 & ? [v16] : ? [v17] : sbrdtbr0(v16) = v17 & ? [v16] : ? [v17] : aNaturalNumber0(v16) = v17 & ? [v16] : ? [v17] : aIdeal0(v16) = v17 & ? [v16] : ? [v17] : aSet0(v16) = v17 & ? [v16] : ? [v17] : smndt0(v16) = v17 & ? [v16] : ? [v17] : aElement0(v16) = v17 & ( ~ (xb = sz00) | ~ (xa = sz00)) & (( ~ (v5 = 0) & aDivisorOf0(xu, xb) = v5) | ( ~ (v4 = 0) & aDivisorOf0(xu, xa) = v4)))
% 43.20/12.22 | Instantiating (0) with all_0_0_0, all_0_1_1, all_0_2_2, all_0_3_3, all_0_4_4, all_0_5_5, all_0_6_6, all_0_7_7, all_0_8_8, all_0_9_9, all_0_10_10, all_0_11_11, all_0_12_12, all_0_13_13, all_0_14_14, all_0_15_15 yields:
% 43.20/12.22 | (1) ~ (all_0_0_0 = sz00) & ~ (all_0_5_5 = xr) & ~ (all_0_9_9 = 0) & ~ (xr = sz00) & ~ (xu = sz00) & ~ (sz10 = sz00) & slsdtgt0(xb) = all_0_13_13 & slsdtgt0(xa) = all_0_14_14 & aGcdOfAnd0(xc, xa, xb) = 0 & doDivides0(xu, xb) = all_0_9_9 & doDivides0(xu, xa) = 0 & iLess0(all_0_7_7, all_0_12_12) = 0 & sbrdtbr0(xr) = all_0_7_7 & sbrdtbr0(xu) = all_0_12_12 & aIdeal0(xI) = 0 & sdtpldt1(all_0_14_14, all_0_13_13) = xI & aElementOf0(all_0_0_0, xI) = 0 & aElementOf0(all_0_6_6, xI) = 0 & aElementOf0(xu, xI) = 0 & aElementOf0(xb, all_0_13_13) = 0 & aElementOf0(xb, xI) = 0 & aElementOf0(xa, all_0_14_14) = 0 & aElementOf0(sz00, all_0_13_13) = 0 & aElementOf0(sz00, all_0_14_14) = 0 & sdtasdt0(xq, xu) = all_0_8_8 & sdtasdt0(xb, all_0_3_3) = all_0_1_1 & sdtasdt0(xa, all_0_4_4) = all_0_2_2 & sdtpldt0(all_0_2_2, all_0_1_1) = xu & sdtpldt0(all_0_6_6, xb) = all_0_5_5 & sdtpldt0(all_0_8_8, xr) = xb & smndt0(all_0_8_8) = all_0_6_6 & smndt0(sz10) = all_0_15_15 & aElement0(all_0_3_3) = 0 & aElement0(all_0_4_4) = 0 & aElement0(xr) = 0 & aElement0(xq) = 0 & aElement0(xb) = 0 & aElement0(xa) = 0 & aElement0(sz10) = 0 & aElement0(sz00) = 0 & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ! [v6] : ! [v7] : (v5 = 0 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = v5) | ~ (sdtpldt0(v6, v7) = v4) | ? [v8] : (( ~ (v8 = 0) & aSet0(v1) = v8) | ( ~ (v8 = 0) & aSet0(v0) = v8) | ( ~ (v8 = 0) & aElementOf0(v7, v1) = v8) | ( ~ (v8 = 0) & aElementOf0(v6, v0) = v8))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v5 = 0 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = v5) | ? [v6] : (( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v1) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v0) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (sdtasdt0(v0, v5) = v3) | ? [v6] : (( ~ (v6 = 0) & aElement0(v5) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (aElement0(v5) = 0) | ? [v6] : (( ~ (v6 = v3) & sdtasdt0(v0, v5) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v1) = v5) | ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v2) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v0) = v5) | ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v1) = 0) | ( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v2) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (aElementOf0(v4, v2) = v5) | ~ (sdtpldt0(v0, v3) = v4) | ~ (smndt0(v1) = v3) | ? [v6] : (( ~ (v6 = 0) & aIdeal0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6) | (( ~ (v5 = 0) | (v6 = 0 & sdteqdtlpzmzozddtrp0(v0, v1, v2) = 0)) & (v5 = 0 | ( ~ (v6 = 0) & sdteqdtlpzmzozddtrp0(v0, v1, v2) = v6))))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasdt0(v2, v0) = v4) | ~ (sdtasdt0(v1, v0) = v3) | ~ (sdtpldt0(v3, v4) = v5) | ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v5 & v10 = v7 & sdtasdt0(v6, v0) = v5 & sdtasdt0(v0, v6) = v7 & sdtasdt0(v0, v2) = v9 & sdtasdt0(v0, v1) = v8 & sdtpldt0(v8, v9) = v7 & sdtpldt0(v1, v2) = v6) | ( ~ (v6 = 0) & aElement0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasdt0(v0, v2) = v4) | ~ (sdtasdt0(v0, v1) = v3) | ~ (sdtpldt0(v3, v4) = v5) | ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v8 & v7 = v5 & sdtasdt0(v6, v0) = v8 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v6) = v5 & sdtpldt0(v9, v10) = v8 & sdtpldt0(v1, v2) = v6) | ( ~ (v6 = 0) & aElement0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v4 = 0 | ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (doDivides0(v3, v2) = v4) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v5] : (( ~ (v5 = 0) & aDivisorOf0(v3, v1) = v5) | ( ~ (v5 = 0) & aDivisorOf0(v3, v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v1 = v0 | ~ (aGcdOfAnd0(v4, v3, v2) = v1) | ~ (aGcdOfAnd0(v4, v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v1 = v0 | ~ (sdteqdtlpzmzozddtrp0(v4, v3, v2) = v1) | ~ (sdteqdtlpzmzozddtrp0(v4, v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = 0) | ? [v5] : ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v1) = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v1) = 0) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v2) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v4, v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v0) = 0) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v2) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v4, v1) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = 0) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ((v9 = v4 & v8 = 0 & v7 = 0 & aElementOf0(v6, v1) = 0 & aElementOf0(v5, v0) = 0 & sdtpldt0(v5, v6) = v4) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt1(v0, v1) = v2) | ~ (aElement0(v4) = 0) | ~ (aElement0(v3) = 0) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ((v8 = 0 & v7 = 0 & v6 = 0 & sdteqdtlpzmzozddtrp0(v5, v4, v1) = 0 & sdteqdtlpzmzozddtrp0(v5, v3, v0) = 0 & aElement0(v5) = 0) | (v6 = 0 & ~ (v7 = 0) & aElementOf0(v5, v2) = v7 & aElement0(v5) = 0) | ( ~ (v5 = 0) & aIdeal0(v1) = v5) | ( ~ (v5 = 0) & aIdeal0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (sdtasdt0(v3, v2) = v4) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aIdeal0(v0) = v5) | ( ~ (v5 = 0) & aElement0(v3) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (sdtpldt0(v2, v3) = v4) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aIdeal0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v3, v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v3, v2) = v4) | ~ (sdtasdt0(v0, v1) = v3) | ? [v5] : ? [v6] : ((v6 = v4 & sdtasdt0(v1, v2) = v5 & sdtasdt0(v0, v5) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v3, v0) = v4) | ~ (sdtpldt0(v1, v2) = v3) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v4 & v8 = v5 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v3) = v5 & sdtasdt0(v0, v2) = v7 & sdtasdt0(v0, v1) = v6 & sdtpldt0(v9, v10) = v4 & sdtpldt0(v6, v7) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v1, v2) = v3) | ~ (sdtasdt0(v0, v3) = v4) | ? [v5] : ? [v6] : ((v6 = v4 & sdtasdt0(v5, v2) = v4 & sdtasdt0(v0, v1) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v0, v3) = v4) | ~ (sdtpldt0(v1, v2) = v3) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v8 & v7 = v4 & sdtasdt0(v3, v0) = v8 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v2) = v6 & sdtasdt0(v0, v1) = v5 & sdtpldt0(v9, v10) = v8 & sdtpldt0(v5, v6) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt0(v3, v2) = v4) | ~ (sdtpldt0(v0, v1) = v3) | ? [v5] : ? [v6] : ((v6 = v4 & sdtpldt0(v1, v2) = v5 & sdtpldt0(v0, v5) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt0(v1, v2) = v3) | ~ (sdtpldt0(v0, v3) = v4) | ? [v5] : ? [v6] : ((v6 = v4 & sdtpldt0(v5, v2) = v4 & sdtpldt0(v0, v1) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = v2 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v3) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4) | (((v7 = 0 & v6 = 0 & aElementOf0(v4, v1) = 0 & aElementOf0(v4, v0) = 0) | (v5 = 0 & aElementOf0(v4, v3) = 0)) & (( ~ (v7 = 0) & aElementOf0(v4, v1) = v7) | ( ~ (v6 = 0) & aElementOf0(v4, v0) = v6) | ( ~ (v5 = 0) & aElementOf0(v4, v3) = v5))))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = v2 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v3) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4) | (( ! [v11] : ! [v12] : ( ~ (sdtpldt0(v11, v12) = v4) | ? [v13] : (( ~ (v13 = 0) & aElementOf0(v12, v1) = v13) | ( ~ (v13 = 0) & aElementOf0(v11, v0) = v13))) | ( ~ (v5 = 0) & aElementOf0(v4, v3) = v5)) & ((v10 = v4 & v9 = 0 & v8 = 0 & aElementOf0(v7, v1) = 0 & aElementOf0(v6, v0) = 0 & sdtpldt0(v6, v7) = v4) | (v5 = 0 & aElementOf0(v4, v3) = 0))))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (aGcdOfAnd0(v2, v0, v1) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : ((v6 = 0 & v5 = 0 & ~ (v7 = 0) & aDivisorOf0(v4, v1) = 0 & aDivisorOf0(v4, v0) = 0 & doDivides0(v4, v2) = v7) | ( ~ (v4 = 0) & aDivisorOf0(v2, v1) = v4) | ( ~ (v4 = 0) & aDivisorOf0(v2, v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ? [v4] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ? [v4] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v2 = 0 | ~ (doDivides0(v0, v1) = v2) | ~ (sdtasdt0(v0, v3) = v1) | ? [v4] : (( ~ (v4 = 0) & aElement0(v3) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v2 = 0 | ~ (doDivides0(v0, v1) = v2) | ~ (aElement0(v3) = 0) | ? [v4] : (( ~ (v4 = v1) & sdtasdt0(v0, v3) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (misRelativelyPrime0(v3, v2) = v1) | ~ (misRelativelyPrime0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (aDivisorOf0(v3, v2) = v1) | ~ (aDivisorOf0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (doDivides0(v3, v2) = v1) | ~ (doDivides0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (iLess0(v3, v2) = v1) | ~ (iLess0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtasasdt0(v3, v2) = v1) | ~ (sdtasasdt0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtpldt1(v3, v2) = v1) | ~ (sdtpldt1(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (aElementOf0(v3, v2) = v1) | ~ (aElementOf0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtasdt0(v3, v2) = v1) | ~ (sdtasdt0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtpldt0(v3, v2) = v1) | ~ (sdtpldt0(v3, v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = 0) | ? [v4] : ? [v5] : ? [v6] : ((v6 = v3 & v5 = 0 & sdtasdt0(v0, v4) = v3 & aElement0(v4) = 0) | ( ~ (v4 = 0) & aElement0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aDivisorOf0(v3, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & doDivides0(v3, v2) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v3, v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aDivisorOf0(v3, v0) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & doDivides0(v3, v2) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v3, v1) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aDivisorOf0(v2, v1) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & v3 = 0 & aDivisorOf0(v2, v0) = 0 & ! [v5] : ! [v6] : (v6 = 0 | ~ (doDivides0(v5, v2) = v6) | ? [v7] : (( ~ (v7 = 0) & aDivisorOf0(v5, v1) = v7) | ( ~ (v7 = 0) & aDivisorOf0(v5, v0) = v7))) & ! [v5] : ( ~ (aDivisorOf0(v5, v1) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v0) = v6))) & ! [v5] : ( ~ (aDivisorOf0(v5, v0) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v1) = v6)))) | ( ~ (v4 = 0) & aGcdOfAnd0(v2, v0, v1) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aDivisorOf0(v2, v0) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & v3 = 0 & aDivisorOf0(v2, v1) = 0 & ! [v5] : ! [v6] : (v6 = 0 | ~ (doDivides0(v5, v2) = v6) | ? [v7] : (( ~ (v7 = 0) & aDivisorOf0(v5, v1) = v7) | ( ~ (v7 = 0) & aDivisorOf0(v5, v0) = v7))) & ! [v5] : ( ~ (aDivisorOf0(v5, v1) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v0) = v6))) & ! [v5] : ( ~ (aDivisorOf0(v5, v0) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v1) = v6)))) | ( ~ (v4 = 0) & aGcdOfAnd0(v2, v0, v1) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (sdteqdtlpzmzozddtrp0(v0, v1, v2) = v3) | ? [v4] : ? [v5] : ? [v6] : (( ~ (v4 = 0) & aIdeal0(v2) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4) | (( ~ (v3 = 0) | (v6 = 0 & aElementOf0(v5, v2) = 0 & sdtpldt0(v0, v4) = v5 & smndt0(v1) = v4)) & (v3 = 0 | ( ~ (v6 = 0) & aElementOf0(v5, v2) = v6 & sdtpldt0(v0, v4) = v5 & smndt0(v1) = v4))))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (sdtasdt0(v2, v1) = v3) | ? [v4] : ((v4 = 0 & aElementOf0(v3, v0) = 0) | ( ~ (v4 = 0) & aElement0(v2) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (sdtpldt0(v1, v2) = v3) | ? [v4] : ((v4 = 0 & aElementOf0(v3, v0) = 0) | ( ~ (v4 = 0) & aElementOf0(v2, v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v3, v0) = 0) | ~ (aElementOf0(v2, v0) = 0) | ? [v4] : ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0 & sdtpldt0(v2, v3) = v4) | ( ~ (v4 = 0) & aIdeal0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (aElement0(v3) = 0) | ? [v4] : ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0 & sdtasdt0(v3, v2) = v4) | ( ~ (v4 = 0) & aIdeal0(v0) = v4))) & ! [v0] : ! [v1] : ! [v2] : (v2 = v1 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v2) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (( ~ (v3 = 0) & aElement0(v0) = v3) | (((v7 = v3 & v6 = 0 & sdtasdt0(v0, v5) = v3 & aElement0(v5) = 0) | (v4 = 0 & aElementOf0(v3, v2) = 0)) & (( ~ (v4 = 0) & aElementOf0(v3, v2) = v4) | ( ! [v8] : ( ~ (sdtasdt0(v0, v8) = v3) | ? [v9] : ( ~ (v9 = 0) & aElement0(v8) = v9)) & ! [v8] : ( ~ (aElement0(v8) = 0) | ? [v9] : ( ~ (v9 = v3) & sdtasdt0(v0, v8) = v9))))))) & ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ? [v3] : ( ~ (v3 = 0) & aElement0(v0) = v3)) & ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (aDivisorOf0(v1, v0) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : (( ~ (v3 = 0) & doDivides0(v1, v0) = v3) | ( ~ (v3 = 0) & aElement0(v1) = v3))) & ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (aSet0(v0) = 0) | ~ (aElement0(v1) = v2) | ? [v3] : ( ~ (v3 = 0) & aElementOf0(v1, v0) = v3)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (slsdtgt0(v2) = v1) | ~ (slsdtgt0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (sbrdtbr0(v2) = v1) | ~ (sbrdtbr0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aNaturalNumber0(v2) = v1) | ~ (aNaturalNumber0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aIdeal0(v2) = v1) | ~ (aIdeal0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aSet0(v2) = v1) | ~ (aSet0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (smndt0(v2) = v1) | ~ (smndt0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aElement0(v2) = v1) | ~ (aElement0(v2) = v0)) & ! [v0] : ! [v1] : ! [v2] : (v1 = sz00 | ~ (sbrdtbr0(v1) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ((v8 = v0 & v6 = 0 & v5 = 0 & sdtasdt0(v3, v1) = v7 & sdtpldt0(v7, v4) = v0 & aElement0(v4) = 0 & aElement0(v3) = 0 & (v4 = sz00 | (v10 = 0 & iLess0(v9, v2) = 0 & sbrdtbr0(v4) = v9))) | ( ~ (v3 = 0) & aElement0(v1) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (misRelativelyPrime0(v0, v1) = v2) | ? [v3] : (( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3) | (( ~ (v2 = 0) | (v3 = 0 & aGcdOfAnd0(sz10, v0, v1) = 0)) & (v2 = 0 | ( ~ (v3 = 0) & aGcdOfAnd0(sz10, v0, v1) = v3))))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | (aDivisorOf0(v2, v1) = 0 & aDivisorOf0(v2, v0) = 0)) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aGcdOfAnd0(sz10, v0, v1) = v2) | ? [v3] : (( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3) | (( ~ (v2 = 0) | (v3 = 0 & misRelativelyPrime0(v0, v1) = 0)) & (v2 = 0 | ( ~ (v3 = 0) & misRelativelyPrime0(v0, v1) = v3))))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aDivisorOf0(v2, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v5 = 0 & v4 = 0 & ~ (v6 = 0) & aDivisorOf0(v3, v1) = 0 & aDivisorOf0(v3, v0) = 0 & doDivides0(v3, v2) = v6) | (v3 = 0 & aGcdOfAnd0(v2, v0, v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v2, v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aDivisorOf0(v2, v0) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v5 = 0 & v4 = 0 & ~ (v6 = 0) & aDivisorOf0(v3, v1) = 0 & aDivisorOf0(v3, v0) = 0 & doDivides0(v3, v2) = v6) | (v3 = 0 & aGcdOfAnd0(v2, v0, v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v2, v1) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (doDivides0(v1, v0) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ((v3 = 0 & v2 = 0 & aElement0(v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v1, v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v2, v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ? [v3] : (aElementOf0(v3, v0) = 0 & sdtpldt0(v1, v2) = v3)) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (aElement0(v2) = 0) | ? [v3] : (aElementOf0(v3, v0) = 0 & sdtasdt0(v2, v1) = v3)) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasasdt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aIdeal0(v2) = 0) | ( ~ (v3 = 0) & aIdeal0(v1) = v3) | ( ~ (v3 = 0) & aIdeal0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt1(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aIdeal0(v2) = 0) | ( ~ (v3 = 0) & aIdeal0(v1) = v3) | ( ~ (v3 = 0) & aIdeal0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v1, v0) = v2) | ? [v3] : ((v3 = v2 & sdtasdt0(v0, v1) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v0, v1) = v2) | ? [v3] : ((v3 = v2 & sdtasdt0(v1, v0) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aElement0(v2) = 0) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v1, v0) = v2) | ? [v3] : ((v3 = v2 & sdtpldt0(v0, v1) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v0, v1) = v2) | ? [v3] : ((v3 = v2 & sdtpldt0(v1, v0) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aElement0(v2) = 0) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3))) & ! [v0] : ! [v1] : ! [v2] : ( ~ (aElement0(v1) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ((v3 = 0 & v2 = 0 & doDivides0(v1, v0) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v1, v0) = v3))) & ! [v0] : ! [v1] : (v1 = v0 | ~ (aSet0(v1) = 0) | ~ (aSet0(v0) = 0) | ? [v2] : ? [v3] : ? [v4] : ((v3 = 0 & ~ (v4 = 0) & aElementOf0(v2, v1) = v4 & aElementOf0(v2, v0) = 0) | (v3 = 0 & ~ (v4 = 0) & aElementOf0(v2, v1) = 0 & aElementOf0(v2, v0) = v4))) & ! [v0] : ! [v1] : (v1 = sz00 | v0 = sz00 | ~ (sdtasdt0(v0, v1) = sz00) | ? [v2] : (( ~ (v2 = 0) & aElement0(v1) = v2) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : (v1 = sz00 | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (sbrdtbr0(v1) = v2 & sdtasdt0(v3, v1) = v5 & sdtpldt0(v5, v4) = v0 & aElement0(v4) = 0 & aElement0(v3) = 0 & (v4 = sz00 | (v7 = 0 & iLess0(v6, v2) = 0 & sbrdtbr0(v4) = v6)))) & ! [v0] : ! [v1] : (v1 = 0 | ~ (aIdeal0(v0) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : ((v3 = 0 & aElementOf0(v2, v0) = 0 & ((v5 = 0 & ~ (v7 = 0) & aElementOf0(v6, v0) = v7 & aElementOf0(v4, v0) = 0 & sdtpldt0(v2, v4) = v6) | (v5 = 0 & ~ (v7 = 0) & aElementOf0(v6, v0) = v7 & sdtasdt0(v4, v2) = v6 & aElement0(v4) = 0))) | ( ~ (v2 = 0) & aSet0(v0) = v2))) & ! [v0] : ! [v1] : (v1 = 0 | ~ (aSet0(v0) = v1) | ? [v2] : ( ~ (v2 = 0) & aIdeal0(v0) = v2)) & ! [v0] : ! [v1] : (v0 = sz00 | ~ (sbrdtbr0(v0) = v1) | ? [v2] : ((v2 = 0 & aNaturalNumber0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : (v0 = sz00 | ~ (sbrdtbr0(v0) = v1) | ? [v2] : (( ~ (v2 = 0) & iLess0(v1, all_0_12_12) = v2) | ( ~ (v2 = 0) & aElementOf0(v0, xI) = v2))) & ! [v0] : ! [v1] : ( ~ (slsdtgt0(v0) = v1) | ? [v2] : ((v2 = 0 & aIdeal0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (aDivisorOf0(v1, v0) = 0) | ~ (aElement0(v0) = 0) | (doDivides0(v1, v0) = 0 & aElement0(v1) = 0)) & ! [v0] : ! [v1] : ( ~ (doDivides0(v1, v0) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ((v2 = 0 & aDivisorOf0(v1, v0) = 0) | ( ~ (v2 = 0) & aElement0(v1) = v2))) & ! [v0] : ! [v1] : ( ~ (doDivides0(v0, v1) = 0) | ? [v2] : ? [v3] : ? [v4] : ((v4 = v1 & v3 = 0 & sdtasdt0(v0, v2) = v1 & aElement0(v2) = 0) | ( ~ (v2 = 0) & aElement0(v1) = v2) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (aSet0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | aElement0(v1) = 0) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, all_0_15_15) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(all_0_15_15, v0) = v1 & smndt0(v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, sz10) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtasdt0(sz10, v0) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, sz00) = v1) | ? [v2] : ((v2 = sz00 & v1 = sz00 & sdtasdt0(sz00, v0) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(all_0_15_15, v0) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(v0, all_0_15_15) = v1 & smndt0(v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(sz10, v0) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtasdt0(v0, sz10) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtasdt0(sz00, v0) = v1) | ? [v2] : ((v2 = sz00 & v1 = sz00 & sdtasdt0(v0, sz00) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtpldt0(v0, sz00) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtpldt0(sz00, v0) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (sdtpldt0(sz00, v0) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtpldt0(v0, sz00) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(v0, all_0_15_15) = v1 & sdtasdt0(all_0_15_15, v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ? [v3] : ((v3 = sz00 & v2 = sz00 & sdtpldt0(v1, v0) = sz00 & sdtpldt0(v0, v1) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ((v2 = 0 & aElement0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2))) & ! [v0] : ! [v1] : ( ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ((v2 = 0 & aDivisorOf0(v1, v0) = 0) | ( ~ (v2 = 0) & doDivides0(v1, v0) = v2))) & ! [v0] : (v0 = sz00 | ~ (aElementOf0(v0, xI) = 0) | ? [v1] : ? [v2] : ( ~ (v2 = 0) & iLess0(v1, all_0_12_12) = v2 & sbrdtbr0(v0) = v1)) & ! [v0] : (v0 = sz00 | ~ (aElement0(v0) = 0) | ? [v1] : (sbrdtbr0(v0) = v1 & aNaturalNumber0(v1) = 0)) & ! [v0] : ( ~ (aIdeal0(v0) = 0) | aSet0(v0) = 0) & ! [v0] : ( ~ (aSet0(v0) = 0) | ? [v1] : ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v2 = 0 & aElementOf0(v1, v0) = 0 & ((v4 = 0 & ~ (v6 = 0) & aElementOf0(v5, v0) = v6 & aElementOf0(v3, v0) = 0 & sdtpldt0(v1, v3) = v5) | (v4 = 0 & ~ (v6 = 0) & aElementOf0(v5, v0) = v6 & sdtasdt0(v3, v1) = v5 & aElement0(v3) = 0))) | (v1 = 0 & aIdeal0(v0) = 0))) & ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (slsdtgt0(v0) = v1 & aIdeal0(v1) = 0)) & ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (slsdtgt0(v0) = v1 & ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (sdtasdt0(v0, v5) = v3) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = v3) & sdtasdt0(v0, v5) = v6)) & ! [v2] : ! [v3] : ( ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = 0) | ? [v4] : (sdtasdt0(v0, v4) = v3 & aElement0(v4) = 0)) & ! [v2] : (v2 = v1 | ~ (aSet0(v2) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (((v7 = v3 & v6 = 0 & sdtasdt0(v0, v5) = v3 & aElement0(v5) = 0) | (v4 = 0 & aElementOf0(v3, v2) = 0)) & (( ~ (v4 = 0) & aElementOf0(v3, v2) = v4) | ( ! [v8] : ( ~ (sdtasdt0(v0, v8) = v3) | ? [v9] : ( ~ (v9 = 0) & aElement0(v8) = v9)) & ! [v8] : ( ~ (aElement0(v8) = 0) | ? [v9] : ( ~ (v9 = v3) & sdtasdt0(v0, v8) = v9)))))) & ! [v2] : (v2 = 0 | ~ (aSet0(v1) = v2)))) & ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (sdtasdt0(v0, all_0_15_15) = v1 & sdtasdt0(all_0_15_15, v0) = v1 & smndt0(v0) = v1)) & ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (sdtpldt0(v1, v0) = sz00 & sdtpldt0(v0, v1) = sz00 & smndt0(v0) = v1)) & ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (smndt0(v0) = v1 & aElement0(v1) = 0)) & ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtasdt0(v0, sz10) = v0 & sdtasdt0(sz10, v0) = v0)) & ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtasdt0(v0, sz00) = sz00 & sdtasdt0(sz00, v0) = sz00)) & ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtpldt0(v0, sz00) = v0 & sdtpldt0(sz00, v0) = v0)) & ? [v0] : ? [v1] : ? [v2] : ? [v3] : aGcdOfAnd0(v2, v1, v0) = v3 & ? [v0] : ? [v1] : ? [v2] : ? [v3] : sdteqdtlpzmzozddtrp0(v2, v1, v0) = v3 & ? [v0] : ? [v1] : ? [v2] : misRelativelyPrime0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : aDivisorOf0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : doDivides0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : iLess0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : sdtasasdt0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : sdtpldt1(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : aElementOf0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : sdtasdt0(v1, v0) = v2 & ? [v0] : ? [v1] : ? [v2] : sdtpldt0(v1, v0) = v2 & ? [v0] : ? [v1] : slsdtgt0(v0) = v1 & ? [v0] : ? [v1] : sbrdtbr0(v0) = v1 & ? [v0] : ? [v1] : aNaturalNumber0(v0) = v1 & ? [v0] : ? [v1] : aIdeal0(v0) = v1 & ? [v0] : ? [v1] : aSet0(v0) = v1 & ? [v0] : ? [v1] : smndt0(v0) = v1 & ? [v0] : ? [v1] : aElement0(v0) = v1 & ( ~ (xb = sz00) | ~ (xa = sz00)) & (( ~ (all_0_10_10 = 0) & aDivisorOf0(xu, xb) = all_0_10_10) | ( ~ (all_0_11_11 = 0) & aDivisorOf0(xu, xa) = all_0_11_11))
% 43.53/12.26 |
% 43.53/12.26 | Applying alpha-rule on (1) yields:
% 43.53/12.26 | (2) ? [v0] : ? [v1] : smndt0(v0) = v1
% 43.53/12.26 | (3) ~ (xb = sz00) | ~ (xa = sz00)
% 43.53/12.26 | (4) ! [v0] : ! [v1] : ( ~ (sdtpldt0(v0, sz00) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtpldt0(sz00, v0) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.53/12.26 | (5) aElement0(xr) = 0
% 43.53/12.26 | (6) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v3, v0) = 0) | ~ (aElementOf0(v2, v0) = 0) | ? [v4] : ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0 & sdtpldt0(v2, v3) = v4) | ( ~ (v4 = 0) & aIdeal0(v0) = v4)))
% 43.53/12.27 | (7) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt0(v3, v2) = v4) | ~ (sdtpldt0(v0, v1) = v3) | ? [v5] : ? [v6] : ((v6 = v4 & sdtpldt0(v1, v2) = v5 & sdtpldt0(v0, v5) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 43.53/12.27 | (8) aElement0(all_0_3_3) = 0
% 43.53/12.27 | (9) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v1) = v5) | ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v2) = v6)))
% 43.60/12.27 | (10) ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ? [v3] : ((v3 = sz00 & v2 = sz00 & sdtpldt0(v1, v0) = sz00 & sdtpldt0(v0, v1) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.60/12.27 | (11) ! [v0] : ! [v1] : ! [v2] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | (aDivisorOf0(v2, v1) = 0 & aDivisorOf0(v2, v0) = 0))
% 43.60/12.27 | (12) aElement0(sz10) = 0
% 43.60/12.27 | (13) ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (aDivisorOf0(v1, v0) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : (( ~ (v3 = 0) & doDivides0(v1, v0) = v3) | ( ~ (v3 = 0) & aElement0(v1) = v3)))
% 43.60/12.27 | (14) ? [v0] : ? [v1] : ? [v2] : aElementOf0(v1, v0) = v2
% 43.60/12.27 | (15) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v1) = 0) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v2) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v4, v0) = v5)))
% 43.60/12.27 | (16) aElementOf0(xb, xI) = 0
% 43.60/12.27 | (17) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aElement0(v2) = 0) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 43.60/12.27 | (18) ? [v0] : ? [v1] : aElement0(v0) = v1
% 43.60/12.27 | (19) ! [v0] : ! [v1] : ! [v2] : ( ~ (aDivisorOf0(v2, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v5 = 0 & v4 = 0 & ~ (v6 = 0) & aDivisorOf0(v3, v1) = 0 & aDivisorOf0(v3, v0) = 0 & doDivides0(v3, v2) = v6) | (v3 = 0 & aGcdOfAnd0(v2, v0, v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v2, v0) = v3)))
% 43.60/12.27 | (20) ! [v0] : ! [v1] : (v1 = 0 | ~ (aSet0(v0) = v1) | ? [v2] : ( ~ (v2 = 0) & aIdeal0(v0) = v2))
% 43.60/12.27 | (21) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ? [v4] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4)))
% 43.60/12.27 | (22) ~ (all_0_5_5 = xr)
% 43.60/12.27 | (23) slsdtgt0(xb) = all_0_13_13
% 43.60/12.27 | (24) ! [v0] : (v0 = sz00 | ~ (aElement0(v0) = 0) | ? [v1] : (sbrdtbr0(v0) = v1 & aNaturalNumber0(v1) = 0))
% 43.60/12.27 | (25) ! [v0] : ( ~ (aSet0(v0) = 0) | ? [v1] : ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v2 = 0 & aElementOf0(v1, v0) = 0 & ((v4 = 0 & ~ (v6 = 0) & aElementOf0(v5, v0) = v6 & aElementOf0(v3, v0) = 0 & sdtpldt0(v1, v3) = v5) | (v4 = 0 & ~ (v6 = 0) & aElementOf0(v5, v0) = v6 & sdtasdt0(v3, v1) = v5 & aElement0(v3) = 0))) | (v1 = 0 & aIdeal0(v0) = 0)))
% 43.60/12.27 | (26) sdtasdt0(xq, xu) = all_0_8_8
% 43.60/12.27 | (27) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (sbrdtbr0(v2) = v1) | ~ (sbrdtbr0(v2) = v0))
% 43.60/12.27 | (28) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (doDivides0(v3, v2) = v1) | ~ (doDivides0(v3, v2) = v0))
% 43.60/12.27 | (29) aElementOf0(xu, xI) = 0
% 43.60/12.27 | (30) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = v2 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v3) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4) | (( ! [v11] : ! [v12] : ( ~ (sdtpldt0(v11, v12) = v4) | ? [v13] : (( ~ (v13 = 0) & aElementOf0(v12, v1) = v13) | ( ~ (v13 = 0) & aElementOf0(v11, v0) = v13))) | ( ~ (v5 = 0) & aElementOf0(v4, v3) = v5)) & ((v10 = v4 & v9 = 0 & v8 = 0 & aElementOf0(v7, v1) = 0 & aElementOf0(v6, v0) = 0 & sdtpldt0(v6, v7) = v4) | (v5 = 0 & aElementOf0(v4, v3) = 0)))))
% 43.60/12.27 | (31) slsdtgt0(xa) = all_0_14_14
% 43.60/12.27 | (32) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt0(v1, v2) = v3) | ~ (sdtpldt0(v0, v3) = v4) | ? [v5] : ? [v6] : ((v6 = v4 & sdtpldt0(v5, v2) = v4 & sdtpldt0(v0, v1) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 43.60/12.27 | (33) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ? [v4] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4)))
% 43.60/12.28 | (34) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = 0) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ((v9 = v4 & v8 = 0 & v7 = 0 & aElementOf0(v6, v1) = 0 & aElementOf0(v5, v0) = 0 & sdtpldt0(v5, v6) = v4) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5)))
% 43.60/12.28 | (35) ! [v0] : ! [v1] : ! [v2] : (v1 = sz00 | ~ (sbrdtbr0(v1) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ((v8 = v0 & v6 = 0 & v5 = 0 & sdtasdt0(v3, v1) = v7 & sdtpldt0(v7, v4) = v0 & aElement0(v4) = 0 & aElement0(v3) = 0 & (v4 = sz00 | (v10 = 0 & iLess0(v9, v2) = 0 & sbrdtbr0(v4) = v9))) | ( ~ (v3 = 0) & aElement0(v1) = v3)))
% 43.60/12.28 | (36) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasdt0(v2, v0) = v4) | ~ (sdtasdt0(v1, v0) = v3) | ~ (sdtpldt0(v3, v4) = v5) | ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v5 & v10 = v7 & sdtasdt0(v6, v0) = v5 & sdtasdt0(v0, v6) = v7 & sdtasdt0(v0, v2) = v9 & sdtasdt0(v0, v1) = v8 & sdtpldt0(v8, v9) = v7 & sdtpldt0(v1, v2) = v6) | ( ~ (v6 = 0) & aElement0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6)))
% 43.60/12.28 | (37) ! [v0] : ! [v1] : ! [v2] : ( ~ (aElement0(v1) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ((v3 = 0 & v2 = 0 & doDivides0(v1, v0) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v1, v0) = v3)))
% 43.60/12.28 | (38) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = 0) | ? [v5] : ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v1) = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5)))
% 43.60/12.28 | (39) ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, sz00) = v1) | ? [v2] : ((v2 = sz00 & v1 = sz00 & sdtasdt0(sz00, v0) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.60/12.28 | (40) aElementOf0(sz00, all_0_14_14) = 0
% 43.60/12.28 | (41) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aElement0(v2) = v1) | ~ (aElement0(v2) = v0))
% 43.60/12.28 | (42) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v1, v0) = v2) | ? [v3] : ((v3 = v2 & sdtasdt0(v0, v1) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 43.60/12.28 | (43) smndt0(sz10) = all_0_15_15
% 43.60/12.28 | (44) aElement0(xb) = 0
% 43.60/12.28 | (45) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt1(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aIdeal0(v2) = 0) | ( ~ (v3 = 0) & aIdeal0(v1) = v3) | ( ~ (v3 = 0) & aIdeal0(v0) = v3)))
% 43.60/12.28 | (46) ? [v0] : ? [v1] : ? [v2] : ? [v3] : sdteqdtlpzmzozddtrp0(v2, v1, v0) = v3
% 43.60/12.28 | (47) ! [v0] : ! [v1] : ( ~ (slsdtgt0(v0) = v1) | ? [v2] : ((v2 = 0 & aIdeal0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.60/12.28 | (48) ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (smndt0(v0) = v1 & aElement0(v1) = 0))
% 43.60/12.28 | (49) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (aElementOf0(v3, v2) = v1) | ~ (aElementOf0(v3, v2) = v0))
% 43.60/12.28 | (50) ! [v0] : ! [v1] : ( ~ (sdtasdt0(all_0_15_15, v0) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(v0, all_0_15_15) = v1 & smndt0(v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.60/12.28 | (51) ? [v0] : ? [v1] : aNaturalNumber0(v0) = v1
% 43.60/12.28 | (52) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = v2 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v3) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : (( ~ (v4 = 0) & aSet0(v1) = v4) | ( ~ (v4 = 0) & aSet0(v0) = v4) | (((v7 = 0 & v6 = 0 & aElementOf0(v4, v1) = 0 & aElementOf0(v4, v0) = 0) | (v5 = 0 & aElementOf0(v4, v3) = 0)) & (( ~ (v7 = 0) & aElementOf0(v4, v1) = v7) | ( ~ (v6 = 0) & aElementOf0(v4, v0) = v6) | ( ~ (v5 = 0) & aElementOf0(v4, v3) = v5)))))
% 43.60/12.28 | (53) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (smndt0(v2) = v1) | ~ (smndt0(v2) = v0))
% 43.60/12.28 | (54) aElement0(xa) = 0
% 43.60/12.28 | (55) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v3, v2) = v4) | ~ (sdtasdt0(v0, v1) = v3) | ? [v5] : ? [v6] : ((v6 = v4 & sdtasdt0(v1, v2) = v5 & sdtasdt0(v0, v5) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 43.60/12.28 | (56) ! [v0] : ( ~ (aIdeal0(v0) = 0) | aSet0(v0) = 0)
% 43.60/12.28 | (57) ? [v0] : ? [v1] : aSet0(v0) = v1
% 43.60/12.28 | (58) ? [v0] : ? [v1] : ? [v2] : iLess0(v1, v0) = v2
% 43.60/12.28 | (59) ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtpldt0(v0, sz00) = v0 & sdtpldt0(sz00, v0) = v0))
% 43.60/12.28 | (60) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v0) = 0) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v2) = 0) | ( ~ (v5 = 0) & aSet0(v1) = v5) | ( ~ (v5 = 0) & aSet0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v4, v1) = v5)))
% 43.60/12.28 | (61) ! [v0] : ! [v1] : (v1 = 0 | ~ (aIdeal0(v0) = v1) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : ((v3 = 0 & aElementOf0(v2, v0) = 0 & ((v5 = 0 & ~ (v7 = 0) & aElementOf0(v6, v0) = v7 & aElementOf0(v4, v0) = 0 & sdtpldt0(v2, v4) = v6) | (v5 = 0 & ~ (v7 = 0) & aElementOf0(v6, v0) = v7 & sdtasdt0(v4, v2) = v6 & aElement0(v4) = 0))) | ( ~ (v2 = 0) & aSet0(v0) = v2)))
% 43.60/12.28 | (62) ? [v0] : ? [v1] : ? [v2] : doDivides0(v1, v0) = v2
% 43.60/12.28 | (63) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtasdt0(v3, v2) = v1) | ~ (sdtasdt0(v3, v2) = v0))
% 43.60/12.28 | (64) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v4 = 0 | ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (doDivides0(v3, v2) = v4) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v5] : (( ~ (v5 = 0) & aDivisorOf0(v3, v1) = v5) | ( ~ (v5 = 0) & aDivisorOf0(v3, v0) = v5)))
% 43.60/12.28 | (65) ! [v0] : ! [v1] : ( ~ (sdtasdt0(sz00, v0) = v1) | ? [v2] : ((v2 = sz00 & v1 = sz00 & sdtasdt0(v0, sz00) = sz00) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.60/12.28 | (66) aElementOf0(all_0_0_0, xI) = 0
% 43.60/12.28 | (67) sdtpldt0(all_0_8_8, xr) = xb
% 43.60/12.28 | (68) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aNaturalNumber0(v2) = v1) | ~ (aNaturalNumber0(v2) = v0))
% 43.60/12.28 | (69) ! [v0] : ! [v1] : ( ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ((v2 = 0 & aDivisorOf0(v1, v0) = 0) | ( ~ (v2 = 0) & doDivides0(v1, v0) = v2)))
% 43.60/12.28 | (70) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (sdtasdt0(v2, v1) = v3) | ? [v4] : ((v4 = 0 & aElementOf0(v3, v0) = 0) | ( ~ (v4 = 0) & aElement0(v2) = v4)))
% 43.60/12.29 | (71) ! [v0] : ! [v1] : ! [v2] : ( ~ (aDivisorOf0(v2, v0) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ((v5 = 0 & v4 = 0 & ~ (v6 = 0) & aDivisorOf0(v3, v1) = 0 & aDivisorOf0(v3, v0) = 0 & doDivides0(v3, v2) = v6) | (v3 = 0 & aGcdOfAnd0(v2, v0, v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v2, v1) = v3)))
% 43.60/12.29 | (72) ! [v0] : ! [v1] : ! [v2] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v2, v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ? [v3] : (aElementOf0(v3, v0) = 0 & sdtpldt0(v1, v2) = v3))
% 43.60/12.29 | (73) ! [v0] : ! [v1] : ( ~ (sdtpldt0(sz00, v0) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtpldt0(v0, sz00) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.60/12.29 | (74) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v5 = 0 | ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = v5) | ? [v6] : (( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v1) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v0) = v6)))
% 43.60/12.29 | (75) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v1 = v0 | ~ (aGcdOfAnd0(v4, v3, v2) = v1) | ~ (aGcdOfAnd0(v4, v3, v2) = v0))
% 43.60/12.29 | (76) ? [v0] : ? [v1] : sbrdtbr0(v0) = v1
% 43.60/12.29 | (77) ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (slsdtgt0(v0) = v1 & aIdeal0(v1) = 0))
% 43.60/12.29 | (78) ! [v0] : ! [v1] : (v0 = sz00 | ~ (sbrdtbr0(v0) = v1) | ? [v2] : (( ~ (v2 = 0) & iLess0(v1, all_0_12_12) = v2) | ( ~ (v2 = 0) & aElementOf0(v0, xI) = v2)))
% 43.60/12.29 | (79) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v0, v3) = v4) | ~ (sdtpldt0(v1, v2) = v3) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v8 & v7 = v4 & sdtasdt0(v3, v0) = v8 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v2) = v6 & sdtasdt0(v0, v1) = v5 & sdtpldt0(v9, v10) = v8 & sdtpldt0(v5, v6) = v4) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 43.60/12.29 | (80) ? [v0] : ? [v1] : ? [v2] : sdtasdt0(v1, v0) = v2
% 43.60/12.29 | (81) aElement0(sz00) = 0
% 43.60/12.29 | (82) sdtpldt1(all_0_14_14, all_0_13_13) = xI
% 43.60/12.29 | (83) aIdeal0(xI) = 0
% 43.60/12.29 | (84) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v2 = 0 | ~ (doDivides0(v0, v1) = v2) | ~ (aElement0(v3) = 0) | ? [v4] : (( ~ (v4 = v1) & sdtasdt0(v0, v3) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4)))
% 43.60/12.29 | (85) ! [v0] : ! [v1] : ! [v2] : ( ~ (aGcdOfAnd0(sz10, v0, v1) = v2) | ? [v3] : (( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3) | (( ~ (v2 = 0) | (v3 = 0 & misRelativelyPrime0(v0, v1) = 0)) & (v2 = 0 | ( ~ (v3 = 0) & misRelativelyPrime0(v0, v1) = v3)))))
% 43.60/12.29 | (86) ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtasdt0(v0, sz00) = sz00 & sdtasdt0(sz00, v0) = sz00))
% 43.60/12.29 | (87) ? [v0] : ? [v1] : ? [v2] : sdtpldt1(v1, v0) = v2
% 43.60/12.29 | (88) iLess0(all_0_7_7, all_0_12_12) = 0
% 43.60/12.29 | (89) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v1, v2) = v3) | ~ (sdtasdt0(v0, v3) = v4) | ? [v5] : ? [v6] : ((v6 = v4 & sdtasdt0(v5, v2) = v4 & sdtasdt0(v0, v1) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 43.60/12.29 | (90) ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ? [v3] : ( ~ (v3 = 0) & aElement0(v0) = v3))
% 43.60/12.29 | (91) ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, all_0_15_15) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(all_0_15_15, v0) = v1 & smndt0(v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.60/12.29 | (92) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (sdteqdtlpzmzozddtrp0(v0, v1, v2) = v3) | ? [v4] : ? [v5] : ? [v6] : (( ~ (v4 = 0) & aIdeal0(v2) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4) | (( ~ (v3 = 0) | (v6 = 0 & aElementOf0(v5, v2) = 0 & sdtpldt0(v0, v4) = v5 & smndt0(v1) = v4)) & (v3 = 0 | ( ~ (v6 = 0) & aElementOf0(v5, v2) = v6 & sdtpldt0(v0, v4) = v5 & smndt0(v1) = v4)))))
% 43.60/12.29 | (93) ! [v0] : ! [v1] : (v0 = sz00 | ~ (sbrdtbr0(v0) = v1) | ? [v2] : ((v2 = 0 & aNaturalNumber0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.60/12.29 | (94) aElement0(xq) = 0
% 43.60/12.29 | (95) ? [v0] : ? [v1] : ? [v2] : sdtpldt0(v1, v0) = v2
% 43.60/12.29 | (96) ? [v0] : ? [v1] : ? [v2] : sdtasasdt0(v1, v0) = v2
% 43.60/12.29 | (97) smndt0(all_0_8_8) = all_0_6_6
% 43.60/12.29 | (98) ~ (xu = sz00)
% 43.60/12.29 | (99) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aIdeal0(v2) = v1) | ~ (aIdeal0(v2) = v0))
% 43.60/12.29 | (100) sdtpldt0(all_0_2_2, all_0_1_1) = xu
% 43.60/12.29 | (101) ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (sdtasdt0(v0, all_0_15_15) = v1 & sdtasdt0(all_0_15_15, v0) = v1 & smndt0(v0) = v1))
% 43.60/12.29 | (102) ! [v0] : ! [v1] : ( ~ (doDivides0(v1, v0) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ((v2 = 0 & aDivisorOf0(v1, v0) = 0) | ( ~ (v2 = 0) & aElement0(v1) = v2)))
% 43.60/12.29 | (103) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (sdtpldt0(v2, v3) = v4) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aIdeal0(v0) = v5) | ( ~ (v5 = 0) & aElementOf0(v3, v0) = v5)))
% 43.60/12.29 | (104) ~ (sz10 = sz00)
% 43.60/12.29 | (105) ! [v0] : ! [v1] : ( ~ (aSet0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | aElement0(v1) = 0)
% 43.60/12.29 | (106) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : (v1 = v0 | ~ (sdteqdtlpzmzozddtrp0(v4, v3, v2) = v1) | ~ (sdteqdtlpzmzozddtrp0(v4, v3, v2) = v0))
% 43.60/12.29 | (107) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (sdtasdt0(v0, v5) = v3) | ? [v6] : (( ~ (v6 = 0) & aElement0(v5) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6)))
% 43.60/12.29 | (108) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (iLess0(v3, v2) = v1) | ~ (iLess0(v3, v2) = v0))
% 43.60/12.29 | (109) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (misRelativelyPrime0(v3, v2) = v1) | ~ (misRelativelyPrime0(v3, v2) = v0))
% 43.60/12.29 | (110) ( ~ (all_0_10_10 = 0) & aDivisorOf0(xu, xb) = all_0_10_10) | ( ~ (all_0_11_11 = 0) & aDivisorOf0(xu, xa) = all_0_11_11)
% 43.60/12.29 | (111) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtpldt1(v0, v1) = v2) | ~ (aElement0(v4) = 0) | ~ (aElement0(v3) = 0) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ((v8 = 0 & v7 = 0 & v6 = 0 & sdteqdtlpzmzozddtrp0(v5, v4, v1) = 0 & sdteqdtlpzmzozddtrp0(v5, v3, v0) = 0 & aElement0(v5) = 0) | (v6 = 0 & ~ (v7 = 0) & aElementOf0(v5, v2) = v7 & aElement0(v5) = 0) | ( ~ (v5 = 0) & aIdeal0(v1) = v5) | ( ~ (v5 = 0) & aIdeal0(v0) = v5)))
% 43.60/12.29 | (112) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (sdtasdt0(v3, v2) = v4) | ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0) | ( ~ (v5 = 0) & aIdeal0(v0) = v5) | ( ~ (v5 = 0) & aElement0(v3) = v5)))
% 43.60/12.30 | (113) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aDivisorOf0(v2, v0) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & v3 = 0 & aDivisorOf0(v2, v1) = 0 & ! [v5] : ! [v6] : (v6 = 0 | ~ (doDivides0(v5, v2) = v6) | ? [v7] : (( ~ (v7 = 0) & aDivisorOf0(v5, v1) = v7) | ( ~ (v7 = 0) & aDivisorOf0(v5, v0) = v7))) & ! [v5] : ( ~ (aDivisorOf0(v5, v1) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v0) = v6))) & ! [v5] : ( ~ (aDivisorOf0(v5, v0) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v1) = v6)))) | ( ~ (v4 = 0) & aGcdOfAnd0(v2, v0, v1) = v4)))
% 43.60/12.30 | (114) aElementOf0(all_0_6_6, xI) = 0
% 43.60/12.30 | (115) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = 0) | ? [v4] : ? [v5] : ? [v6] : ((v6 = v3 & v5 = 0 & sdtasdt0(v0, v4) = v3 & aElement0(v4) = 0) | ( ~ (v4 = 0) & aElement0(v0) = v4)))
% 43.60/12.30 | (116) ? [v0] : ? [v1] : ? [v2] : misRelativelyPrime0(v1, v0) = v2
% 43.60/12.30 | (117) aElement0(all_0_4_4) = 0
% 43.60/12.30 | (118) ! [v0] : ! [v1] : ( ~ (aDivisorOf0(v1, v0) = 0) | ~ (aElement0(v0) = 0) | (doDivides0(v1, v0) = 0 & aElement0(v1) = 0))
% 43.60/12.30 | (119) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v3 = 0 | ~ (aGcdOfAnd0(v2, v0, v1) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ? [v5] : ? [v6] : ? [v7] : ((v6 = 0 & v5 = 0 & ~ (v7 = 0) & aDivisorOf0(v4, v1) = 0 & aDivisorOf0(v4, v0) = 0 & doDivides0(v4, v2) = v7) | ( ~ (v4 = 0) & aDivisorOf0(v2, v1) = v4) | ( ~ (v4 = 0) & aDivisorOf0(v2, v0) = v4)))
% 43.60/12.30 | (120) ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (sdtpldt0(v1, v0) = sz00 & sdtpldt0(v0, v1) = sz00 & smndt0(v0) = v1))
% 43.60/12.30 | (121) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (aElementOf0(v4, v2) = v5) | ~ (sdtpldt0(v0, v3) = v4) | ~ (smndt0(v1) = v3) | ? [v6] : (( ~ (v6 = 0) & aIdeal0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6) | (( ~ (v5 = 0) | (v6 = 0 & sdteqdtlpzmzozddtrp0(v0, v1, v2) = 0)) & (v5 = 0 | ( ~ (v6 = 0) & sdteqdtlpzmzozddtrp0(v0, v1, v2) = v6)))))
% 43.60/12.30 | (122) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (sdtpldt0(v1, v2) = v3) | ? [v4] : ((v4 = 0 & aElementOf0(v3, v0) = 0) | ( ~ (v4 = 0) & aElementOf0(v2, v0) = v4)))
% 43.60/12.30 | (123) ! [v0] : ( ~ (aElement0(v0) = 0) | ? [v1] : (slsdtgt0(v0) = v1 & ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (sdtasdt0(v0, v5) = v3) | ? [v6] : ( ~ (v6 = 0) & aElement0(v5) = v6)) & ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (aElement0(v5) = 0) | ? [v6] : ( ~ (v6 = v3) & sdtasdt0(v0, v5) = v6)) & ! [v2] : ! [v3] : ( ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = 0) | ? [v4] : (sdtasdt0(v0, v4) = v3 & aElement0(v4) = 0)) & ! [v2] : (v2 = v1 | ~ (aSet0(v2) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (((v7 = v3 & v6 = 0 & sdtasdt0(v0, v5) = v3 & aElement0(v5) = 0) | (v4 = 0 & aElementOf0(v3, v2) = 0)) & (( ~ (v4 = 0) & aElementOf0(v3, v2) = v4) | ( ! [v8] : ( ~ (sdtasdt0(v0, v8) = v3) | ? [v9] : ( ~ (v9 = 0) & aElement0(v8) = v9)) & ! [v8] : ( ~ (aElement0(v8) = 0) | ? [v9] : ( ~ (v9 = v3) & sdtasdt0(v0, v8) = v9)))))) & ! [v2] : (v2 = 0 | ~ (aSet0(v1) = v2))))
% 43.60/12.30 | (124) ~ (all_0_0_0 = sz00)
% 43.60/12.30 | (125) aElementOf0(xa, all_0_14_14) = 0
% 43.60/12.30 | (126) sdtasdt0(xa, all_0_4_4) = all_0_2_2
% 43.60/12.30 | (127) sbrdtbr0(xr) = all_0_7_7
% 43.60/12.30 | (128) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v0, v1) = v2) | ? [v3] : ((v3 = v2 & sdtpldt0(v1, v0) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 43.60/12.30 | (129) ! [v0] : ! [v1] : (v1 = sz00 | v0 = sz00 | ~ (sdtasdt0(v0, v1) = sz00) | ? [v2] : (( ~ (v2 = 0) & aElement0(v1) = v2) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.60/12.30 | (130) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : (v4 = 0 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v1) = v2) | ~ (aElementOf0(v3, v1) = v4) | ~ (aElement0(v5) = 0) | ? [v6] : (( ~ (v6 = v3) & sdtasdt0(v0, v5) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6)))
% 43.60/12.30 | (131) ! [v0] : ! [v1] : ! [v2] : ( ~ (doDivides0(v1, v0) = v2) | ~ (aElement0(v0) = 0) | ? [v3] : ((v3 = 0 & v2 = 0 & aElement0(v1) = 0) | ( ~ (v3 = 0) & aDivisorOf0(v1, v0) = v3)))
% 43.60/12.30 | (132) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtpldt0(v1, v0) = v2) | ? [v3] : ((v3 = v2 & sdtpldt0(v0, v1) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 43.60/12.30 | (133) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aDivisorOf0(v3, v1) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & doDivides0(v3, v2) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v3, v0) = v4)))
% 43.60/12.30 | (134) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (aSet0(v2) = v1) | ~ (aSet0(v2) = v0))
% 43.60/12.30 | (135) ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ((v2 = 0 & aElement0(v1) = 0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.60/12.30 | (136) ? [v0] : ? [v1] : aIdeal0(v0) = v1
% 43.60/12.30 | (137) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasasdt0(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v0) = v5) | ? [v6] : ((v6 = 0 & v5 = 0 & aElementOf0(v4, v1) = 0) | ( ~ (v6 = 0) & aSet0(v1) = v6) | ( ~ (v6 = 0) & aSet0(v0) = v6) | ( ~ (v6 = 0) & aElementOf0(v4, v2) = v6)))
% 43.60/12.30 | (138) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v0, v1) = v2) | ? [v3] : ((v3 = v2 & sdtasdt0(v1, v0) = v2) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 43.60/12.30 | (139) sdtpldt0(all_0_6_6, xb) = all_0_5_5
% 43.60/12.30 | (140) doDivides0(xu, xa) = 0
% 43.60/12.30 | (141) aGcdOfAnd0(xc, xa, xb) = 0
% 43.60/12.30 | (142) sbrdtbr0(xu) = all_0_12_12
% 43.60/12.30 | (143) ! [v0] : ( ~ (aElement0(v0) = 0) | (sdtasdt0(v0, sz10) = v0 & sdtasdt0(sz10, v0) = v0))
% 43.60/12.30 | (144) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ! [v6] : ! [v7] : (v5 = 0 | ~ (sdtpldt1(v0, v1) = v2) | ~ (aSet0(v2) = v3) | ~ (aElementOf0(v4, v2) = v5) | ~ (sdtpldt0(v6, v7) = v4) | ? [v8] : (( ~ (v8 = 0) & aSet0(v1) = v8) | ( ~ (v8 = 0) & aSet0(v0) = v8) | ( ~ (v8 = 0) & aElementOf0(v7, v1) = v8) | ( ~ (v8 = 0) & aElementOf0(v6, v0) = v8)))
% 43.60/12.30 | (145) ! [v0] : (v0 = sz00 | ~ (aElementOf0(v0, xI) = 0) | ? [v1] : ? [v2] : ( ~ (v2 = 0) & iLess0(v1, all_0_12_12) = v2 & sbrdtbr0(v0) = v1))
% 43.60/12.30 | (146) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aGcdOfAnd0(v2, v0, v1) = 0) | ~ (aDivisorOf0(v3, v0) = 0) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & doDivides0(v3, v2) = 0) | ( ~ (v4 = 0) & aDivisorOf0(v3, v1) = v4)))
% 43.60/12.30 | (147) ! [v0] : ! [v1] : ! [v2] : (v1 = v0 | ~ (slsdtgt0(v2) = v1) | ~ (slsdtgt0(v2) = v0))
% 43.60/12.30 | (148) ? [v0] : ? [v1] : ? [v2] : ? [v3] : aGcdOfAnd0(v2, v1, v0) = v3
% 43.60/12.30 | (149) ! [v0] : ! [v1] : ! [v2] : (v2 = v1 | ~ (slsdtgt0(v0) = v1) | ~ (aSet0(v2) = 0) | ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (( ~ (v3 = 0) & aElement0(v0) = v3) | (((v7 = v3 & v6 = 0 & sdtasdt0(v0, v5) = v3 & aElement0(v5) = 0) | (v4 = 0 & aElementOf0(v3, v2) = 0)) & (( ~ (v4 = 0) & aElementOf0(v3, v2) = v4) | ( ! [v8] : ( ~ (sdtasdt0(v0, v8) = v3) | ? [v9] : ( ~ (v9 = 0) & aElement0(v8) = v9)) & ! [v8] : ( ~ (aElement0(v8) = 0) | ? [v9] : ( ~ (v9 = v3) & sdtasdt0(v0, v8) = v9)))))))
% 43.60/12.31 | (150) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtpldt0(v3, v2) = v1) | ~ (sdtpldt0(v3, v2) = v0))
% 43.60/12.31 | (151) ? [v0] : ? [v1] : slsdtgt0(v0) = v1
% 43.60/12.31 | (152) ! [v0] : ! [v1] : ! [v2] : ( ~ (aIdeal0(v0) = 0) | ~ (aElementOf0(v1, v0) = 0) | ~ (aElement0(v2) = 0) | ? [v3] : (aElementOf0(v3, v0) = 0 & sdtasdt0(v2, v1) = v3))
% 43.60/12.31 | (153) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtpldt1(v3, v2) = v1) | ~ (sdtpldt1(v3, v2) = v0))
% 43.60/12.31 | (154) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aSet0(v0) = v1) | ~ (aElementOf0(v2, v0) = 0) | ~ (aElement0(v3) = 0) | ? [v4] : ? [v5] : ((v5 = 0 & aElementOf0(v4, v0) = 0 & sdtasdt0(v3, v2) = v4) | ( ~ (v4 = 0) & aIdeal0(v0) = v4)))
% 43.60/12.31 | (155) ! [v0] : ! [v1] : ( ~ (sdtasdt0(sz10, v0) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtasdt0(v0, sz10) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.60/12.31 | (156) ! [v0] : ! [v1] : ! [v2] : (v2 = 0 | ~ (aSet0(v0) = 0) | ~ (aElement0(v1) = v2) | ? [v3] : ( ~ (v3 = 0) & aElementOf0(v1, v0) = v3))
% 43.60/12.31 | (157) ~ (all_0_9_9 = 0)
% 43.60/12.31 | (158) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasasdt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aIdeal0(v2) = 0) | ( ~ (v3 = 0) & aIdeal0(v1) = v3) | ( ~ (v3 = 0) & aIdeal0(v0) = v3)))
% 43.60/12.31 | (159) ! [v0] : ! [v1] : ! [v2] : ( ~ (misRelativelyPrime0(v0, v1) = v2) | ? [v3] : (( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3) | (( ~ (v2 = 0) | (v3 = 0 & aGcdOfAnd0(sz10, v0, v1) = 0)) & (v2 = 0 | ( ~ (v3 = 0) & aGcdOfAnd0(sz10, v0, v1) = v3)))))
% 43.78/12.31 | (160) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (sdtasasdt0(v3, v2) = v1) | ~ (sdtasasdt0(v3, v2) = v0))
% 43.78/12.31 | (161) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ! [v5] : ( ~ (sdtasdt0(v0, v2) = v4) | ~ (sdtasdt0(v0, v1) = v3) | ~ (sdtpldt0(v3, v4) = v5) | ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v8 & v7 = v5 & sdtasdt0(v6, v0) = v8 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v6) = v5 & sdtpldt0(v9, v10) = v8 & sdtpldt0(v1, v2) = v6) | ( ~ (v6 = 0) & aElement0(v2) = v6) | ( ~ (v6 = 0) & aElement0(v1) = v6) | ( ~ (v6 = 0) & aElement0(v0) = v6)))
% 43.78/12.31 | (162) ~ (xr = sz00)
% 43.78/12.31 | (163) ! [v0] : ! [v1] : ( ~ (doDivides0(v0, v1) = 0) | ? [v2] : ? [v3] : ? [v4] : ((v4 = v1 & v3 = 0 & sdtasdt0(v0, v2) = v1 & aElement0(v2) = 0) | ( ~ (v2 = 0) & aElement0(v1) = v2) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.78/12.31 | (164) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v1 = v0 | ~ (aDivisorOf0(v3, v2) = v1) | ~ (aDivisorOf0(v3, v2) = v0))
% 43.78/12.31 | (165) aElementOf0(sz00, all_0_13_13) = 0
% 43.78/12.31 | (166) ? [v0] : ? [v1] : ? [v2] : aDivisorOf0(v1, v0) = v2
% 43.78/12.31 | (167) doDivides0(xu, xb) = all_0_9_9
% 43.78/12.31 | (168) sdtasdt0(xb, all_0_3_3) = all_0_1_1
% 43.78/12.31 | (169) ! [v0] : ! [v1] : (v1 = sz00 | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v2] : ? [v3] : ? [v4] : ? [v5] : ? [v6] : ? [v7] : (sbrdtbr0(v1) = v2 & sdtasdt0(v3, v1) = v5 & sdtpldt0(v5, v4) = v0 & aElement0(v4) = 0 & aElement0(v3) = 0 & (v4 = sz00 | (v7 = 0 & iLess0(v6, v2) = 0 & sbrdtbr0(v4) = v6))))
% 43.78/12.31 | (170) aElementOf0(xb, all_0_13_13) = 0
% 43.78/12.31 | (171) ! [v0] : ! [v1] : ( ~ (smndt0(v0) = v1) | ? [v2] : ? [v3] : ((v3 = v1 & v2 = v1 & sdtasdt0(v0, all_0_15_15) = v1 & sdtasdt0(all_0_15_15, v0) = v1) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.78/12.31 | (172) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ( ~ (aDivisorOf0(v2, v1) = v3) | ~ (aElement0(v1) = 0) | ~ (aElement0(v0) = 0) | ? [v4] : ((v4 = 0 & v3 = 0 & aDivisorOf0(v2, v0) = 0 & ! [v5] : ! [v6] : (v6 = 0 | ~ (doDivides0(v5, v2) = v6) | ? [v7] : (( ~ (v7 = 0) & aDivisorOf0(v5, v1) = v7) | ( ~ (v7 = 0) & aDivisorOf0(v5, v0) = v7))) & ! [v5] : ( ~ (aDivisorOf0(v5, v1) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v0) = v6))) & ! [v5] : ( ~ (aDivisorOf0(v5, v0) = 0) | ? [v6] : ((v6 = 0 & doDivides0(v5, v2) = 0) | ( ~ (v6 = 0) & aDivisorOf0(v5, v1) = v6)))) | ( ~ (v4 = 0) & aGcdOfAnd0(v2, v0, v1) = v4)))
% 43.78/12.31 | (173) ! [v0] : ! [v1] : ! [v2] : ! [v3] : ! [v4] : ( ~ (sdtasdt0(v3, v0) = v4) | ~ (sdtpldt0(v1, v2) = v3) | ? [v5] : ? [v6] : ? [v7] : ? [v8] : ? [v9] : ? [v10] : ? [v11] : ((v11 = v4 & v8 = v5 & sdtasdt0(v2, v0) = v10 & sdtasdt0(v1, v0) = v9 & sdtasdt0(v0, v3) = v5 & sdtasdt0(v0, v2) = v7 & sdtasdt0(v0, v1) = v6 & sdtpldt0(v9, v10) = v4 & sdtpldt0(v6, v7) = v5) | ( ~ (v5 = 0) & aElement0(v2) = v5) | ( ~ (v5 = 0) & aElement0(v1) = v5) | ( ~ (v5 = 0) & aElement0(v0) = v5)))
% 43.78/12.31 | (174) ! [v0] : ! [v1] : ! [v2] : ( ~ (sdtasdt0(v0, v1) = v2) | ? [v3] : ((v3 = 0 & aElement0(v2) = 0) | ( ~ (v3 = 0) & aElement0(v1) = v3) | ( ~ (v3 = 0) & aElement0(v0) = v3)))
% 43.78/12.31 | (175) ! [v0] : ! [v1] : (v1 = v0 | ~ (aSet0(v1) = 0) | ~ (aSet0(v0) = 0) | ? [v2] : ? [v3] : ? [v4] : ((v3 = 0 & ~ (v4 = 0) & aElementOf0(v2, v1) = v4 & aElementOf0(v2, v0) = 0) | (v3 = 0 & ~ (v4 = 0) & aElementOf0(v2, v1) = 0 & aElementOf0(v2, v0) = v4)))
% 43.78/12.31 | (176) ! [v0] : ! [v1] : ( ~ (sdtasdt0(v0, sz10) = v1) | ? [v2] : ((v2 = v0 & v1 = v0 & sdtasdt0(sz10, v0) = v0) | ( ~ (v2 = 0) & aElement0(v0) = v2)))
% 43.78/12.31 | (177) ! [v0] : ! [v1] : ! [v2] : ! [v3] : (v2 = 0 | ~ (doDivides0(v0, v1) = v2) | ~ (sdtasdt0(v0, v3) = v1) | ? [v4] : (( ~ (v4 = 0) & aElement0(v3) = v4) | ( ~ (v4 = 0) & aElement0(v1) = v4) | ( ~ (v4 = 0) & aElement0(v0) = v4)))
% 43.78/12.31 |
% 43.78/12.31 | Instantiating formula (174) with all_0_8_8, xu, xq and discharging atoms sdtasdt0(xq, xu) = all_0_8_8, yields:
% 43.78/12.31 | (178) ? [v0] : ((v0 = 0 & aElement0(all_0_8_8) = 0) | ( ~ (v0 = 0) & aElement0(xq) = v0) | ( ~ (v0 = 0) & aElement0(xu) = v0))
% 43.78/12.31 |
% 43.78/12.31 | Instantiating formula (174) with all_0_1_1, all_0_3_3, xb and discharging atoms sdtasdt0(xb, all_0_3_3) = all_0_1_1, yields:
% 43.78/12.31 | (179) ? [v0] : ((v0 = 0 & aElement0(all_0_1_1) = 0) | ( ~ (v0 = 0) & aElement0(all_0_3_3) = v0) | ( ~ (v0 = 0) & aElement0(xb) = v0))
% 43.78/12.31 |
% 43.78/12.31 | Instantiating formula (174) with all_0_2_2, all_0_4_4, xa and discharging atoms sdtasdt0(xa, all_0_4_4) = all_0_2_2, yields:
% 43.78/12.31 | (180) ? [v0] : ((v0 = 0 & aElement0(all_0_2_2) = 0) | ( ~ (v0 = 0) & aElement0(all_0_4_4) = v0) | ( ~ (v0 = 0) & aElement0(xa) = v0))
% 43.78/12.31 |
% 43.78/12.31 | Instantiating formula (17) with xu, all_0_1_1, all_0_2_2 and discharging atoms sdtpldt0(all_0_2_2, all_0_1_1) = xu, yields:
% 43.78/12.31 | (181) ? [v0] : ((v0 = 0 & aElement0(xu) = 0) | ( ~ (v0 = 0) & aElement0(all_0_1_1) = v0) | ( ~ (v0 = 0) & aElement0(all_0_2_2) = v0))
% 43.78/12.31 |
% 43.78/12.31 | Instantiating formula (32) with all_0_5_5, xb, xr, all_0_8_8, all_0_6_6 and discharging atoms sdtpldt0(all_0_6_6, xb) = all_0_5_5, sdtpldt0(all_0_8_8, xr) = xb, yields:
% 43.78/12.31 | (182) ? [v0] : ? [v1] : ((v1 = all_0_5_5 & sdtpldt0(v0, xr) = all_0_5_5 & sdtpldt0(all_0_6_6, all_0_8_8) = v0) | ( ~ (v0 = 0) & aElement0(all_0_6_6) = v0) | ( ~ (v0 = 0) & aElement0(all_0_8_8) = v0) | ( ~ (v0 = 0) & aElement0(xr) = v0))
% 43.78/12.31 |
% 43.78/12.31 | Instantiating formula (10) with all_0_6_6, all_0_8_8 and discharging atoms smndt0(all_0_8_8) = all_0_6_6, yields:
% 43.78/12.31 | (183) ? [v0] : ? [v1] : ((v1 = sz00 & v0 = sz00 & sdtpldt0(all_0_6_6, all_0_8_8) = sz00 & sdtpldt0(all_0_8_8, all_0_6_6) = sz00) | ( ~ (v0 = 0) & aElement0(all_0_8_8) = v0))
% 43.78/12.32 |
% 43.78/12.32 | Instantiating formula (135) with all_0_6_6, all_0_8_8 and discharging atoms smndt0(all_0_8_8) = all_0_6_6, yields:
% 43.78/12.32 | (184) ? [v0] : ((v0 = 0 & aElement0(all_0_6_6) = 0) | ( ~ (v0 = 0) & aElement0(all_0_8_8) = v0))
% 43.78/12.32 |
% 43.78/12.32 | Instantiating formula (59) with xr and discharging atoms aElement0(xr) = 0, yields:
% 43.78/12.32 | (185) sdtpldt0(xr, sz00) = xr & sdtpldt0(sz00, xr) = xr
% 43.78/12.32 |
% 43.78/12.32 | Applying alpha-rule on (185) yields:
% 43.78/12.32 | (186) sdtpldt0(xr, sz00) = xr
% 43.78/12.32 | (187) sdtpldt0(sz00, xr) = xr
% 43.78/12.32 |
% 43.78/12.32 | Instantiating formula (102) with xu, xa and discharging atoms doDivides0(xu, xa) = 0, aElement0(xa) = 0, yields:
% 43.78/12.32 | (188) ? [v0] : ((v0 = 0 & aDivisorOf0(xu, xa) = 0) | ( ~ (v0 = 0) & aElement0(xu) = v0))
% 43.78/12.32 |
% 43.78/12.32 | Instantiating formula (131) with 0, xu, xa and discharging atoms doDivides0(xu, xa) = 0, aElement0(xa) = 0, yields:
% 43.78/12.32 | (189) ? [v0] : ((v0 = 0 & aElement0(xu) = 0) | ( ~ (v0 = 0) & aDivisorOf0(xu, xa) = v0))
% 43.78/12.32 |
% 43.78/12.32 | Instantiating (189) with all_130_0_165 yields:
% 43.78/12.32 | (190) (all_130_0_165 = 0 & aElement0(xu) = 0) | ( ~ (all_130_0_165 = 0) & aDivisorOf0(xu, xa) = all_130_0_165)
% 43.78/12.32 |
% 43.78/12.32 | Instantiating (188) with all_131_0_166 yields:
% 43.78/12.32 | (191) (all_131_0_166 = 0 & aDivisorOf0(xu, xa) = 0) | ( ~ (all_131_0_166 = 0) & aElement0(xu) = all_131_0_166)
% 43.78/12.32 |
% 43.78/12.32 | Instantiating (183) with all_343_0_368, all_343_1_369 yields:
% 43.78/12.32 | (192) (all_343_0_368 = sz00 & all_343_1_369 = sz00 & sdtpldt0(all_0_6_6, all_0_8_8) = sz00 & sdtpldt0(all_0_8_8, all_0_6_6) = sz00) | ( ~ (all_343_1_369 = 0) & aElement0(all_0_8_8) = all_343_1_369)
% 43.78/12.32 |
% 43.78/12.32 | Instantiating (182) with all_346_0_372, all_346_1_373 yields:
% 43.78/12.32 | (193) (all_346_0_372 = all_0_5_5 & sdtpldt0(all_346_1_373, xr) = all_0_5_5 & sdtpldt0(all_0_6_6, all_0_8_8) = all_346_1_373) | ( ~ (all_346_1_373 = 0) & aElement0(all_0_6_6) = all_346_1_373) | ( ~ (all_346_1_373 = 0) & aElement0(all_0_8_8) = all_346_1_373) | ( ~ (all_346_1_373 = 0) & aElement0(xr) = all_346_1_373)
% 43.78/12.32 |
% 43.78/12.32 | Instantiating (180) with all_350_0_389 yields:
% 43.78/12.32 | (194) (all_350_0_389 = 0 & aElement0(all_0_2_2) = 0) | ( ~ (all_350_0_389 = 0) & aElement0(all_0_4_4) = all_350_0_389) | ( ~ (all_350_0_389 = 0) & aElement0(xa) = all_350_0_389)
% 43.78/12.32 |
% 43.78/12.32 | Instantiating (181) with all_353_0_392 yields:
% 43.78/12.32 | (195) (all_353_0_392 = 0 & aElement0(xu) = 0) | ( ~ (all_353_0_392 = 0) & aElement0(all_0_1_1) = all_353_0_392) | ( ~ (all_353_0_392 = 0) & aElement0(all_0_2_2) = all_353_0_392)
% 43.78/12.32 |
% 43.78/12.32 | Instantiating (179) with all_354_0_393 yields:
% 43.78/12.32 | (196) (all_354_0_393 = 0 & aElement0(all_0_1_1) = 0) | ( ~ (all_354_0_393 = 0) & aElement0(all_0_3_3) = all_354_0_393) | ( ~ (all_354_0_393 = 0) & aElement0(xb) = all_354_0_393)
% 43.78/12.32 |
% 43.78/12.32 | Instantiating (178) with all_356_0_395 yields:
% 43.78/12.32 | (197) (all_356_0_395 = 0 & aElement0(all_0_8_8) = 0) | ( ~ (all_356_0_395 = 0) & aElement0(xq) = all_356_0_395) | ( ~ (all_356_0_395 = 0) & aElement0(xu) = all_356_0_395)
% 43.78/12.32 |
% 43.78/12.32 | Instantiating (184) with all_359_0_399 yields:
% 43.78/12.32 | (198) (all_359_0_399 = 0 & aElement0(all_0_6_6) = 0) | ( ~ (all_359_0_399 = 0) & aElement0(all_0_8_8) = all_359_0_399)
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (194), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (199) (all_350_0_389 = 0 & aElement0(all_0_2_2) = 0) | ( ~ (all_350_0_389 = 0) & aElement0(all_0_4_4) = all_350_0_389)
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (199), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (200) all_350_0_389 = 0 & aElement0(all_0_2_2) = 0
% 43.78/12.32 |
% 43.78/12.32 | Applying alpha-rule on (200) yields:
% 43.78/12.32 | (201) all_350_0_389 = 0
% 43.78/12.32 | (202) aElement0(all_0_2_2) = 0
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (196), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (203) (all_354_0_393 = 0 & aElement0(all_0_1_1) = 0) | ( ~ (all_354_0_393 = 0) & aElement0(all_0_3_3) = all_354_0_393)
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (203), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (204) all_354_0_393 = 0 & aElement0(all_0_1_1) = 0
% 43.78/12.32 |
% 43.78/12.32 | Applying alpha-rule on (204) yields:
% 43.78/12.32 | (205) all_354_0_393 = 0
% 43.78/12.32 | (206) aElement0(all_0_1_1) = 0
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (195), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (207) (all_353_0_392 = 0 & aElement0(xu) = 0) | ( ~ (all_353_0_392 = 0) & aElement0(all_0_1_1) = all_353_0_392)
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (207), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (208) all_353_0_392 = 0 & aElement0(xu) = 0
% 43.78/12.32 |
% 43.78/12.32 | Applying alpha-rule on (208) yields:
% 43.78/12.32 | (209) all_353_0_392 = 0
% 43.78/12.32 | (210) aElement0(xu) = 0
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (191), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (211) all_131_0_166 = 0 & aDivisorOf0(xu, xa) = 0
% 43.78/12.32 |
% 43.78/12.32 | Applying alpha-rule on (211) yields:
% 43.78/12.32 | (212) all_131_0_166 = 0
% 43.78/12.32 | (213) aDivisorOf0(xu, xa) = 0
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (197), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (214) (all_356_0_395 = 0 & aElement0(all_0_8_8) = 0) | ( ~ (all_356_0_395 = 0) & aElement0(xq) = all_356_0_395)
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (214), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (215) all_356_0_395 = 0 & aElement0(all_0_8_8) = 0
% 43.78/12.32 |
% 43.78/12.32 | Applying alpha-rule on (215) yields:
% 43.78/12.32 | (216) all_356_0_395 = 0
% 43.78/12.32 | (217) aElement0(all_0_8_8) = 0
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (192), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (218) all_343_0_368 = sz00 & all_343_1_369 = sz00 & sdtpldt0(all_0_6_6, all_0_8_8) = sz00 & sdtpldt0(all_0_8_8, all_0_6_6) = sz00
% 43.78/12.32 |
% 43.78/12.32 | Applying alpha-rule on (218) yields:
% 43.78/12.32 | (219) all_343_0_368 = sz00
% 43.78/12.32 | (220) all_343_1_369 = sz00
% 43.78/12.32 | (221) sdtpldt0(all_0_6_6, all_0_8_8) = sz00
% 43.78/12.32 | (222) sdtpldt0(all_0_8_8, all_0_6_6) = sz00
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (193), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (223) (all_346_0_372 = all_0_5_5 & sdtpldt0(all_346_1_373, xr) = all_0_5_5 & sdtpldt0(all_0_6_6, all_0_8_8) = all_346_1_373) | ( ~ (all_346_1_373 = 0) & aElement0(all_0_6_6) = all_346_1_373) | ( ~ (all_346_1_373 = 0) & aElement0(all_0_8_8) = all_346_1_373)
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (223), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (224) (all_346_0_372 = all_0_5_5 & sdtpldt0(all_346_1_373, xr) = all_0_5_5 & sdtpldt0(all_0_6_6, all_0_8_8) = all_346_1_373) | ( ~ (all_346_1_373 = 0) & aElement0(all_0_6_6) = all_346_1_373)
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (224), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (225) all_346_0_372 = all_0_5_5 & sdtpldt0(all_346_1_373, xr) = all_0_5_5 & sdtpldt0(all_0_6_6, all_0_8_8) = all_346_1_373
% 43.78/12.32 |
% 43.78/12.32 | Applying alpha-rule on (225) yields:
% 43.78/12.32 | (226) all_346_0_372 = all_0_5_5
% 43.78/12.32 | (227) sdtpldt0(all_346_1_373, xr) = all_0_5_5
% 43.78/12.32 | (228) sdtpldt0(all_0_6_6, all_0_8_8) = all_346_1_373
% 43.78/12.32 |
% 43.78/12.32 | Instantiating formula (150) with all_0_6_6, all_0_8_8, sz00, all_346_1_373 and discharging atoms sdtpldt0(all_0_6_6, all_0_8_8) = all_346_1_373, sdtpldt0(all_0_6_6, all_0_8_8) = sz00, yields:
% 43.78/12.32 | (229) all_346_1_373 = sz00
% 43.78/12.32 |
% 43.78/12.32 | From (229) and (227) follows:
% 43.78/12.32 | (230) sdtpldt0(sz00, xr) = all_0_5_5
% 43.78/12.32 |
% 43.78/12.32 | Instantiating formula (150) with sz00, xr, all_0_5_5, xr and discharging atoms sdtpldt0(sz00, xr) = all_0_5_5, sdtpldt0(sz00, xr) = xr, yields:
% 43.78/12.32 | (231) all_0_5_5 = xr
% 43.78/12.32 |
% 43.78/12.32 | Equations (231) can reduce 22 to:
% 43.78/12.32 | (232) $false
% 43.78/12.32 |
% 43.78/12.32 |-The branch is then unsatisfiable
% 43.78/12.32 |-Branch two:
% 43.78/12.32 | (233) ~ (all_346_1_373 = 0) & aElement0(all_0_6_6) = all_346_1_373
% 43.78/12.32 |
% 43.78/12.32 | Applying alpha-rule on (233) yields:
% 43.78/12.32 | (234) ~ (all_346_1_373 = 0)
% 43.78/12.32 | (235) aElement0(all_0_6_6) = all_346_1_373
% 43.78/12.32 |
% 43.78/12.32 +-Applying beta-rule and splitting (198), into two cases.
% 43.78/12.32 |-Branch one:
% 43.78/12.32 | (236) all_359_0_399 = 0 & aElement0(all_0_6_6) = 0
% 43.78/12.32 |
% 43.78/12.32 | Applying alpha-rule on (236) yields:
% 43.78/12.32 | (237) all_359_0_399 = 0
% 43.78/12.32 | (238) aElement0(all_0_6_6) = 0
% 43.78/12.32 |
% 43.78/12.32 | Instantiating formula (41) with all_0_6_6, 0, all_346_1_373 and discharging atoms aElement0(all_0_6_6) = all_346_1_373, aElement0(all_0_6_6) = 0, yields:
% 43.78/12.32 | (239) all_346_1_373 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (239) can reduce 234 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (241) ~ (all_359_0_399 = 0) & aElement0(all_0_8_8) = all_359_0_399
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (241) yields:
% 43.78/12.33 | (242) ~ (all_359_0_399 = 0)
% 43.78/12.33 | (243) aElement0(all_0_8_8) = all_359_0_399
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with all_0_8_8, 0, all_359_0_399 and discharging atoms aElement0(all_0_8_8) = all_359_0_399, aElement0(all_0_8_8) = 0, yields:
% 43.78/12.33 | (237) all_359_0_399 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (237) can reduce 242 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (246) ~ (all_346_1_373 = 0) & aElement0(all_0_8_8) = all_346_1_373
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (246) yields:
% 43.78/12.33 | (234) ~ (all_346_1_373 = 0)
% 43.78/12.33 | (248) aElement0(all_0_8_8) = all_346_1_373
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with all_0_8_8, 0, all_346_1_373 and discharging atoms aElement0(all_0_8_8) = all_346_1_373, aElement0(all_0_8_8) = 0, yields:
% 43.78/12.33 | (239) all_346_1_373 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (239) can reduce 234 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (251) ~ (all_346_1_373 = 0) & aElement0(xr) = all_346_1_373
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (251) yields:
% 43.78/12.33 | (234) ~ (all_346_1_373 = 0)
% 43.78/12.33 | (253) aElement0(xr) = all_346_1_373
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with xr, all_346_1_373, 0 and discharging atoms aElement0(xr) = all_346_1_373, aElement0(xr) = 0, yields:
% 43.78/12.33 | (239) all_346_1_373 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (239) can reduce 234 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (256) ~ (all_343_1_369 = 0) & aElement0(all_0_8_8) = all_343_1_369
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (256) yields:
% 43.78/12.33 | (257) ~ (all_343_1_369 = 0)
% 43.78/12.33 | (258) aElement0(all_0_8_8) = all_343_1_369
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with all_0_8_8, 0, all_343_1_369 and discharging atoms aElement0(all_0_8_8) = all_343_1_369, aElement0(all_0_8_8) = 0, yields:
% 43.78/12.33 | (259) all_343_1_369 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (259) can reduce 257 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (261) ~ (all_356_0_395 = 0) & aElement0(xq) = all_356_0_395
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (261) yields:
% 43.78/12.33 | (262) ~ (all_356_0_395 = 0)
% 43.78/12.33 | (263) aElement0(xq) = all_356_0_395
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with xq, all_356_0_395, 0 and discharging atoms aElement0(xq) = all_356_0_395, aElement0(xq) = 0, yields:
% 43.78/12.33 | (216) all_356_0_395 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (216) can reduce 262 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (266) ~ (all_356_0_395 = 0) & aElement0(xu) = all_356_0_395
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (266) yields:
% 43.78/12.33 | (262) ~ (all_356_0_395 = 0)
% 43.78/12.33 | (268) aElement0(xu) = all_356_0_395
% 43.78/12.33 |
% 43.78/12.33 +-Applying beta-rule and splitting (190), into two cases.
% 43.78/12.33 |-Branch one:
% 43.78/12.33 | (269) all_130_0_165 = 0 & aElement0(xu) = 0
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (269) yields:
% 43.78/12.33 | (270) all_130_0_165 = 0
% 43.78/12.33 | (210) aElement0(xu) = 0
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with xu, 0, all_356_0_395 and discharging atoms aElement0(xu) = all_356_0_395, aElement0(xu) = 0, yields:
% 43.78/12.33 | (216) all_356_0_395 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (216) can reduce 262 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (274) ~ (all_130_0_165 = 0) & aDivisorOf0(xu, xa) = all_130_0_165
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (274) yields:
% 43.78/12.33 | (275) ~ (all_130_0_165 = 0)
% 43.78/12.33 | (276) aDivisorOf0(xu, xa) = all_130_0_165
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (164) with xu, xa, 0, all_130_0_165 and discharging atoms aDivisorOf0(xu, xa) = all_130_0_165, aDivisorOf0(xu, xa) = 0, yields:
% 43.78/12.33 | (270) all_130_0_165 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (270) can reduce 275 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (279) ~ (all_131_0_166 = 0) & aElement0(xu) = all_131_0_166
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (279) yields:
% 43.78/12.33 | (280) ~ (all_131_0_166 = 0)
% 43.78/12.33 | (281) aElement0(xu) = all_131_0_166
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with xu, 0, all_131_0_166 and discharging atoms aElement0(xu) = all_131_0_166, aElement0(xu) = 0, yields:
% 43.78/12.33 | (212) all_131_0_166 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (212) can reduce 280 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (284) ~ (all_353_0_392 = 0) & aElement0(all_0_1_1) = all_353_0_392
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (284) yields:
% 43.78/12.33 | (285) ~ (all_353_0_392 = 0)
% 43.78/12.33 | (286) aElement0(all_0_1_1) = all_353_0_392
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with all_0_1_1, 0, all_353_0_392 and discharging atoms aElement0(all_0_1_1) = all_353_0_392, aElement0(all_0_1_1) = 0, yields:
% 43.78/12.33 | (209) all_353_0_392 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (209) can reduce 285 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (289) ~ (all_353_0_392 = 0) & aElement0(all_0_2_2) = all_353_0_392
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (289) yields:
% 43.78/12.33 | (285) ~ (all_353_0_392 = 0)
% 43.78/12.33 | (291) aElement0(all_0_2_2) = all_353_0_392
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with all_0_2_2, 0, all_353_0_392 and discharging atoms aElement0(all_0_2_2) = all_353_0_392, aElement0(all_0_2_2) = 0, yields:
% 43.78/12.33 | (209) all_353_0_392 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (209) can reduce 285 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (294) ~ (all_354_0_393 = 0) & aElement0(all_0_3_3) = all_354_0_393
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (294) yields:
% 43.78/12.33 | (295) ~ (all_354_0_393 = 0)
% 43.78/12.33 | (296) aElement0(all_0_3_3) = all_354_0_393
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with all_0_3_3, all_354_0_393, 0 and discharging atoms aElement0(all_0_3_3) = all_354_0_393, aElement0(all_0_3_3) = 0, yields:
% 43.78/12.33 | (205) all_354_0_393 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (205) can reduce 295 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (299) ~ (all_354_0_393 = 0) & aElement0(xb) = all_354_0_393
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (299) yields:
% 43.78/12.33 | (295) ~ (all_354_0_393 = 0)
% 43.78/12.33 | (301) aElement0(xb) = all_354_0_393
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with xb, all_354_0_393, 0 and discharging atoms aElement0(xb) = all_354_0_393, aElement0(xb) = 0, yields:
% 43.78/12.33 | (205) all_354_0_393 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (205) can reduce 295 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (304) ~ (all_350_0_389 = 0) & aElement0(all_0_4_4) = all_350_0_389
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (304) yields:
% 43.78/12.33 | (305) ~ (all_350_0_389 = 0)
% 43.78/12.33 | (306) aElement0(all_0_4_4) = all_350_0_389
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with all_0_4_4, all_350_0_389, 0 and discharging atoms aElement0(all_0_4_4) = all_350_0_389, aElement0(all_0_4_4) = 0, yields:
% 43.78/12.33 | (201) all_350_0_389 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (201) can reduce 305 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 |-Branch two:
% 43.78/12.33 | (309) ~ (all_350_0_389 = 0) & aElement0(xa) = all_350_0_389
% 43.78/12.33 |
% 43.78/12.33 | Applying alpha-rule on (309) yields:
% 43.78/12.33 | (305) ~ (all_350_0_389 = 0)
% 43.78/12.33 | (311) aElement0(xa) = all_350_0_389
% 43.78/12.33 |
% 43.78/12.33 | Instantiating formula (41) with xa, all_350_0_389, 0 and discharging atoms aElement0(xa) = all_350_0_389, aElement0(xa) = 0, yields:
% 43.78/12.33 | (201) all_350_0_389 = 0
% 43.78/12.33 |
% 43.78/12.33 | Equations (201) can reduce 305 to:
% 43.78/12.33 | (232) $false
% 43.78/12.33 |
% 43.78/12.33 |-The branch is then unsatisfiable
% 43.78/12.33 % SZS output end Proof for theBenchmark
% 43.78/12.33
% 43.78/12.33 11729ms
%------------------------------------------------------------------------------